UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT  595 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT 0x00000008
UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT  618 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT 0x8
UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT  680 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT 0x8
UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT  682 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT 0x8
UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT  736 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT                                                                      0x8
UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT 1263 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT                                                                      0x8
UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT 2881 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT                                                                      0x8
UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT 2910 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT                                                                      0x8