UVD_MPC_SET_MUXB1__VARB_7__SHIFT 527 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_MPC_SET_MUXB1__VARB_7__SHIFT 0x0000000c UVD_MPC_SET_MUXB1__VARB_7__SHIFT 512 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_MPC_SET_MUXB1__VARB_7__SHIFT 0xc UVD_MPC_SET_MUXB1__VARB_7__SHIFT 544 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_MPC_SET_MUXB1__VARB_7__SHIFT 0xc UVD_MPC_SET_MUXB1__VARB_7__SHIFT 546 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_MPC_SET_MUXB1__VARB_7__SHIFT 0xc UVD_MPC_SET_MUXB1__VARB_7__SHIFT 629 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h #define UVD_MPC_SET_MUXB1__VARB_7__SHIFT 0xc UVD_MPC_SET_MUXB1__VARB_7__SHIFT 1136 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_MPC_SET_MUXB1__VARB_7__SHIFT 0xc UVD_MPC_SET_MUXB1__VARB_7__SHIFT 2642 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_MPC_SET_MUXB1__VARB_7__SHIFT 0xc UVD_MPC_SET_MUXB1__VARB_7__SHIFT 2877 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_MPC_SET_MUXB1__VARB_7__SHIFT 0xc