UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 255 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 0x00000000 UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 48 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 0x0 UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 48 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 0x0 UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 48 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 0x0 UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 120 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h #define UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 0x0 UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 310 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 0x0 UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 3170 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 0x0 UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 2199 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_GPCOM_VCPU_DATA0__DATA0__SHIFT 0x0