UVD_CGC_UDEC_STATUS__RE_DCLK__SHIFT  233 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__RE_DCLK__SHIFT 0x00000001
UVD_CGC_UDEC_STATUS__RE_DCLK__SHIFT  270 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_UDEC_STATUS__RE_DCLK__SHIFT 0x1
UVD_CGC_UDEC_STATUS__RE_DCLK__SHIFT  294 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__RE_DCLK__SHIFT 0x1
UVD_CGC_UDEC_STATUS__RE_DCLK__SHIFT  296 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__RE_DCLK__SHIFT 0x1
UVD_CGC_UDEC_STATUS__RE_DCLK__SHIFT 1979 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__RE_DCLK__SHIFT                                                                   0x1
UVD_CGC_UDEC_STATUS__RE_DCLK__SHIFT 2027 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_UDEC_STATUS__RE_DCLK__SHIFT                                                                   0x1