UVD_CGC_UDEC_STATUS__MP_VCLK__SHIFT  231 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__MP_VCLK__SHIFT 0x0000000e
UVD_CGC_UDEC_STATUS__MP_VCLK__SHIFT  296 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_UDEC_STATUS__MP_VCLK__SHIFT 0xe
UVD_CGC_UDEC_STATUS__MP_VCLK__SHIFT  320 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__MP_VCLK__SHIFT 0xe
UVD_CGC_UDEC_STATUS__MP_VCLK__SHIFT  322 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__MP_VCLK__SHIFT 0xe
UVD_CGC_UDEC_STATUS__MP_VCLK__SHIFT 1992 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__MP_VCLK__SHIFT                                                                   0xe
UVD_CGC_UDEC_STATUS__MP_VCLK__SHIFT 2040 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_UDEC_STATUS__MP_VCLK__SHIFT                                                                   0xe