UVD_CGC_UDEC_STATUS__MP_SCLK__SHIFT  229 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__MP_SCLK__SHIFT 0x0000000c
UVD_CGC_UDEC_STATUS__MP_SCLK__SHIFT  292 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_UDEC_STATUS__MP_SCLK__SHIFT 0xc
UVD_CGC_UDEC_STATUS__MP_SCLK__SHIFT  316 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__MP_SCLK__SHIFT 0xc
UVD_CGC_UDEC_STATUS__MP_SCLK__SHIFT  318 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__MP_SCLK__SHIFT 0xc
UVD_CGC_UDEC_STATUS__MP_SCLK__SHIFT 1990 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__MP_SCLK__SHIFT                                                                   0xc
UVD_CGC_UDEC_STATUS__MP_SCLK__SHIFT 2038 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_UDEC_STATUS__MP_SCLK__SHIFT                                                                   0xc