UVD_CGC_UDEC_STATUS__DB_DCLK__SHIFT  215 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__DB_DCLK__SHIFT 0x0000000a
UVD_CGC_UDEC_STATUS__DB_DCLK__SHIFT  288 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_UDEC_STATUS__DB_DCLK__SHIFT 0xa
UVD_CGC_UDEC_STATUS__DB_DCLK__SHIFT  312 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__DB_DCLK__SHIFT 0xa
UVD_CGC_UDEC_STATUS__DB_DCLK__SHIFT  314 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__DB_DCLK__SHIFT 0xa
UVD_CGC_UDEC_STATUS__DB_DCLK__SHIFT 1988 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__DB_DCLK__SHIFT                                                                   0xa
UVD_CGC_UDEC_STATUS__DB_DCLK__SHIFT 2036 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_UDEC_STATUS__DB_DCLK__SHIFT                                                                   0xa