UVD_CGC_UDEC_STATUS__CM_VCLK__SHIFT  213 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_VCLK__SHIFT 0x00000005
UVD_CGC_UDEC_STATUS__CM_VCLK__SHIFT  278 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_VCLK__SHIFT 0x5
UVD_CGC_UDEC_STATUS__CM_VCLK__SHIFT  302 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_VCLK__SHIFT 0x5
UVD_CGC_UDEC_STATUS__CM_VCLK__SHIFT  304 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_VCLK__SHIFT 0x5
UVD_CGC_UDEC_STATUS__CM_VCLK__SHIFT 1983 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_VCLK__SHIFT                                                                   0x5
UVD_CGC_UDEC_STATUS__CM_VCLK__SHIFT 2031 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_VCLK__SHIFT                                                                   0x5