UVD_CGC_UDEC_STATUS__CM_SCLK__SHIFT  211 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_SCLK__SHIFT 0x00000003
UVD_CGC_UDEC_STATUS__CM_SCLK__SHIFT  274 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_SCLK__SHIFT 0x3
UVD_CGC_UDEC_STATUS__CM_SCLK__SHIFT  298 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_SCLK__SHIFT 0x3
UVD_CGC_UDEC_STATUS__CM_SCLK__SHIFT  300 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_SCLK__SHIFT 0x3
UVD_CGC_UDEC_STATUS__CM_SCLK__SHIFT 1981 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_SCLK__SHIFT                                                                   0x3
UVD_CGC_UDEC_STATUS__CM_SCLK__SHIFT 2029 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_SCLK__SHIFT                                                                   0x3