UVD_CGC_UDEC_STATUS__CM_DCLK__SHIFT  209 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_DCLK__SHIFT 0x00000004
UVD_CGC_UDEC_STATUS__CM_DCLK__SHIFT  276 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_DCLK__SHIFT 0x4
UVD_CGC_UDEC_STATUS__CM_DCLK__SHIFT  300 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_DCLK__SHIFT 0x4
UVD_CGC_UDEC_STATUS__CM_DCLK__SHIFT  302 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_DCLK__SHIFT 0x4
UVD_CGC_UDEC_STATUS__CM_DCLK__SHIFT 1982 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_DCLK__SHIFT                                                                   0x4
UVD_CGC_UDEC_STATUS__CM_DCLK__SHIFT 2030 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_UDEC_STATUS__CM_DCLK__SHIFT                                                                   0x4