UVD_CGC_STATUS__WCB_SCLK__SHIFT  207 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_STATUS__WCB_SCLK__SHIFT 0x00000018
UVD_CGC_STATUS__WCB_SCLK__SHIFT  212 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_STATUS__WCB_SCLK__SHIFT 0x18
UVD_CGC_STATUS__WCB_SCLK__SHIFT  228 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_STATUS__WCB_SCLK__SHIFT 0x18
UVD_CGC_STATUS__WCB_SCLK__SHIFT  230 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_STATUS__WCB_SCLK__SHIFT 0x18
UVD_CGC_STATUS__WCB_SCLK__SHIFT  870 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_CGC_STATUS__WCB_SCLK__SHIFT                                                                       0x18
UVD_CGC_STATUS__WCB_SCLK__SHIFT 1890 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_STATUS__WCB_SCLK__SHIFT                                                                       0x18
UVD_CGC_STATUS__WCB_SCLK__SHIFT 1940 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_STATUS__WCB_SCLK__SHIFT                                                                       0x18