UVD_CGC_STATUS__UDEC_SCLK__SHIFT  199 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_STATUS__UDEC_SCLK__SHIFT 0x00000003
UVD_CGC_STATUS__UDEC_SCLK__SHIFT  170 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_STATUS__UDEC_SCLK__SHIFT 0x3
UVD_CGC_STATUS__UDEC_SCLK__SHIFT  186 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_STATUS__UDEC_SCLK__SHIFT 0x3
UVD_CGC_STATUS__UDEC_SCLK__SHIFT  188 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_STATUS__UDEC_SCLK__SHIFT 0x3
UVD_CGC_STATUS__UDEC_SCLK__SHIFT  849 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_CGC_STATUS__UDEC_SCLK__SHIFT                                                                      0x3
UVD_CGC_STATUS__UDEC_SCLK__SHIFT 1869 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_STATUS__UDEC_SCLK__SHIFT                                                                      0x3
UVD_CGC_STATUS__UDEC_SCLK__SHIFT 1919 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_STATUS__UDEC_SCLK__SHIFT                                                                      0x3