UVD_CGC_STATUS__UDEC_DCLK__SHIFT  197 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_STATUS__UDEC_DCLK__SHIFT 0x00000004
UVD_CGC_STATUS__UDEC_DCLK__SHIFT  172 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_STATUS__UDEC_DCLK__SHIFT 0x4
UVD_CGC_STATUS__UDEC_DCLK__SHIFT  188 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_STATUS__UDEC_DCLK__SHIFT 0x4
UVD_CGC_STATUS__UDEC_DCLK__SHIFT  190 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_STATUS__UDEC_DCLK__SHIFT 0x4
UVD_CGC_STATUS__UDEC_DCLK__SHIFT  850 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_CGC_STATUS__UDEC_DCLK__SHIFT                                                                      0x4
UVD_CGC_STATUS__UDEC_DCLK__SHIFT 1870 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_STATUS__UDEC_DCLK__SHIFT                                                                      0x4
UVD_CGC_STATUS__UDEC_DCLK__SHIFT 1920 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_STATUS__UDEC_DCLK__SHIFT                                                                      0x4