UVD_CGC_STATUS__REGS_VCLK__SHIFT  185 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_STATUS__REGS_VCLK__SHIFT 0x0000000a
UVD_CGC_STATUS__REGS_VCLK__SHIFT  184 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_STATUS__REGS_VCLK__SHIFT 0xa
UVD_CGC_STATUS__REGS_VCLK__SHIFT  200 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_STATUS__REGS_VCLK__SHIFT 0xa
UVD_CGC_STATUS__REGS_VCLK__SHIFT  202 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_STATUS__REGS_VCLK__SHIFT 0xa
UVD_CGC_STATUS__REGS_VCLK__SHIFT  856 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_CGC_STATUS__REGS_VCLK__SHIFT                                                                      0xa
UVD_CGC_STATUS__REGS_VCLK__SHIFT 1876 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_STATUS__REGS_VCLK__SHIFT                                                                      0xa
UVD_CGC_STATUS__REGS_VCLK__SHIFT 1926 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_STATUS__REGS_VCLK__SHIFT                                                                      0xa