UVD_CGC_STATUS__REGS_SCLK__SHIFT  183 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_STATUS__REGS_SCLK__SHIFT 0x00000009
UVD_CGC_STATUS__REGS_SCLK__SHIFT  182 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_STATUS__REGS_SCLK__SHIFT 0x9
UVD_CGC_STATUS__REGS_SCLK__SHIFT  198 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_STATUS__REGS_SCLK__SHIFT 0x9
UVD_CGC_STATUS__REGS_SCLK__SHIFT  200 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_STATUS__REGS_SCLK__SHIFT 0x9
UVD_CGC_STATUS__REGS_SCLK__SHIFT  855 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_CGC_STATUS__REGS_SCLK__SHIFT                                                                      0x9
UVD_CGC_STATUS__REGS_SCLK__SHIFT 1875 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_STATUS__REGS_SCLK__SHIFT                                                                      0x9
UVD_CGC_STATUS__REGS_SCLK__SHIFT 1925 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_STATUS__REGS_SCLK__SHIFT                                                                      0x9