UVD_CGC_STATUS__RBC_SCLK__SHIFT  181 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_STATUS__RBC_SCLK__SHIFT 0x0000000b
UVD_CGC_STATUS__RBC_SCLK__SHIFT  186 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_STATUS__RBC_SCLK__SHIFT 0xb
UVD_CGC_STATUS__RBC_SCLK__SHIFT  202 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_STATUS__RBC_SCLK__SHIFT 0xb
UVD_CGC_STATUS__RBC_SCLK__SHIFT  204 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_STATUS__RBC_SCLK__SHIFT 0xb
UVD_CGC_STATUS__RBC_SCLK__SHIFT  857 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_CGC_STATUS__RBC_SCLK__SHIFT                                                                       0xb
UVD_CGC_STATUS__RBC_SCLK__SHIFT 1877 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_STATUS__RBC_SCLK__SHIFT                                                                       0xb
UVD_CGC_STATUS__RBC_SCLK__SHIFT 1927 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_STATUS__RBC_SCLK__SHIFT                                                                       0xb