UVD_CGC_GATE__UDEC__SHIFT  113 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_GATE__UDEC__SHIFT 0x00000001
UVD_CGC_GATE__UDEC__SHIFT  126 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_GATE__UDEC__SHIFT 0x1
UVD_CGC_GATE__UDEC__SHIFT  138 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_GATE__UDEC__SHIFT 0x1
UVD_CGC_GATE__UDEC__SHIFT  140 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_GATE__UDEC__SHIFT 0x1
UVD_CGC_GATE__UDEC__SHIFT  378 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h #define UVD_CGC_GATE__UDEC__SHIFT                                                                             0x1
UVD_CGC_GATE__UDEC__SHIFT  806 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_CGC_GATE__UDEC__SHIFT                                                                             0x1
UVD_CGC_GATE__UDEC__SHIFT 1824 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_GATE__UDEC__SHIFT                                                                             0x1
UVD_CGC_GATE__UDEC__SHIFT 1876 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_GATE__UDEC__SHIFT                                                                             0x1