UVD_CGC_GATE__REGS__SHIFT   97 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_GATE__REGS__SHIFT 0x00000003
UVD_CGC_GATE__REGS__SHIFT  130 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_GATE__REGS__SHIFT 0x3
UVD_CGC_GATE__REGS__SHIFT  142 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_GATE__REGS__SHIFT 0x3
UVD_CGC_GATE__REGS__SHIFT  144 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_GATE__REGS__SHIFT 0x3
UVD_CGC_GATE__REGS__SHIFT  380 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h #define UVD_CGC_GATE__REGS__SHIFT                                                                             0x3
UVD_CGC_GATE__REGS__SHIFT  808 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_CGC_GATE__REGS__SHIFT                                                                             0x3
UVD_CGC_GATE__REGS__SHIFT 1826 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_GATE__REGS__SHIFT                                                                             0x3
UVD_CGC_GATE__REGS__SHIFT 1878 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_GATE__REGS__SHIFT                                                                             0x3