UVD_CGC_GATE__RBC__SHIFT   95 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_GATE__RBC__SHIFT 0x00000004
UVD_CGC_GATE__RBC__SHIFT  132 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_GATE__RBC__SHIFT 0x4
UVD_CGC_GATE__RBC__SHIFT  144 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_GATE__RBC__SHIFT 0x4
UVD_CGC_GATE__RBC__SHIFT  146 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_GATE__RBC__SHIFT 0x4
UVD_CGC_GATE__RBC__SHIFT  381 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h #define UVD_CGC_GATE__RBC__SHIFT                                                                              0x4
UVD_CGC_GATE__RBC__SHIFT  809 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_CGC_GATE__RBC__SHIFT                                                                              0x4
UVD_CGC_GATE__RBC__SHIFT 1827 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_GATE__RBC__SHIFT                                                                              0x4
UVD_CGC_GATE__RBC__SHIFT 1879 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_GATE__RBC__SHIFT                                                                              0x4