UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT   65 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT 0x0000000e
UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT  234 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT 0xe
UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT  256 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT 0xe
UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT  258 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT 0xe
UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT  424 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h #define UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT                                                                     0xe
UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT  917 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT                                                                     0xe
UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT 1935 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT                                                                     0xe
UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT 1985 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_CGC_CTRL__UDEC_DB_MODE__SHIFT                                                                     0xe