TDC_VRM_LIMIT__IDD_MASK 2509 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_0_0_sh_mask.h #define TDC_VRM_LIMIT__IDD_MASK 0xffff
TDC_VRM_LIMIT__IDD_MASK 2615 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_0_1_sh_mask.h #define TDC_VRM_LIMIT__IDD_MASK 0xffff
TDC_VRM_LIMIT__IDD_MASK 2613 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_1_0_sh_mask.h #define TDC_VRM_LIMIT__IDD_MASK 0xffff
TDC_VRM_LIMIT__IDD_MASK 2773 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_1_1_sh_mask.h #define TDC_VRM_LIMIT__IDD_MASK 0xffff
TDC_VRM_LIMIT__IDD_MASK  901 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_1_2_sh_mask.h #define TDC_VRM_LIMIT__IDD_MASK 0xffff
TDC_VRM_LIMIT__IDD_MASK  929 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_1_3_sh_mask.h #define TDC_VRM_LIMIT__IDD_MASK 0xffff