TDC_VRM_LIMIT__IDDC__SHIFT 2618 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_0_1_sh_mask.h #define TDC_VRM_LIMIT__IDDC__SHIFT 0x10
TDC_VRM_LIMIT__IDDC__SHIFT 2616 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_1_0_sh_mask.h #define TDC_VRM_LIMIT__IDDC__SHIFT 0x10
TDC_VRM_LIMIT__IDDC__SHIFT 2776 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_1_1_sh_mask.h #define TDC_VRM_LIMIT__IDDC__SHIFT 0x10
TDC_VRM_LIMIT__IDDC__SHIFT  904 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_1_2_sh_mask.h #define TDC_VRM_LIMIT__IDDC__SHIFT 0x10
TDC_VRM_LIMIT__IDDC__SHIFT  932 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_1_3_sh_mask.h #define TDC_VRM_LIMIT__IDDC__SHIFT 0x10