TDC_VRM_LIMIT__IDDC_MASK 2617 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_0_1_sh_mask.h #define TDC_VRM_LIMIT__IDDC_MASK 0xffff0000
TDC_VRM_LIMIT__IDDC_MASK 2615 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_1_0_sh_mask.h #define TDC_VRM_LIMIT__IDDC_MASK 0xffff0000
TDC_VRM_LIMIT__IDDC_MASK 2775 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_1_1_sh_mask.h #define TDC_VRM_LIMIT__IDDC_MASK 0xffff0000
TDC_VRM_LIMIT__IDDC_MASK  903 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_1_2_sh_mask.h #define TDC_VRM_LIMIT__IDDC_MASK 0xffff0000
TDC_VRM_LIMIT__IDDC_MASK  931 drivers/gpu/drm/amd/include/asic_reg/smu/smu_7_1_3_sh_mask.h #define TDC_VRM_LIMIT__IDDC_MASK 0xffff0000