SQ_M0_GPR_IDX_WORD__VDST_REL__SHIFT 3672 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_sh_mask.h #define SQ_M0_GPR_IDX_WORD__VDST_REL__SHIFT                                                                   0xf
SQ_M0_GPR_IDX_WORD__VDST_REL__SHIFT 3522 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_sh_mask.h #define SQ_M0_GPR_IDX_WORD__VDST_REL__SHIFT                                                                   0xf
SQ_M0_GPR_IDX_WORD__VDST_REL__SHIFT 3390 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_sh_mask.h #define SQ_M0_GPR_IDX_WORD__VDST_REL__SHIFT                                                                   0xf
SQ_M0_GPR_IDX_WORD__VDST_REL__SHIFT 14268 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_8_0_sh_mask.h #define SQ_M0_GPR_IDX_WORD__VDST_REL__SHIFT 0xf
SQ_M0_GPR_IDX_WORD__VDST_REL__SHIFT 14666 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_8_1_sh_mask.h #define SQ_M0_GPR_IDX_WORD__VDST_REL__SHIFT 0xf