SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT 2976 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_sh_mask.h #define SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT                                                              0x11
SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT 1460 drivers/gpu/drm/amd/include/asic_reg/oss/oss_2_0_sh_mask.h #define SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT 0x11
SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT 1622 drivers/gpu/drm/amd/include/asic_reg/oss/oss_2_4_sh_mask.h #define SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT 0x11
SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT 2140 drivers/gpu/drm/amd/include/asic_reg/oss/oss_3_0_1_sh_mask.h #define SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT 0x11
SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT 2444 drivers/gpu/drm/amd/include/asic_reg/oss/oss_3_0_sh_mask.h #define SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT 0x11
SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT  496 drivers/gpu/drm/amd/include/asic_reg/sdma1/sdma1_4_0_sh_mask.h #define SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT	0x11
SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT  498 drivers/gpu/drm/amd/include/asic_reg/sdma1/sdma1_4_2_2_sh_mask.h #define SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT                                                              0x11
SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT  494 drivers/gpu/drm/amd/include/asic_reg/sdma1/sdma1_4_2_sh_mask.h #define SDMA1_STATUS_REG__RB_MC_RREQ_IDLE__SHIFT                                                              0x11