SDMA0_VIRT_RESET_REQ__VF__SHIFT 39987 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_sh_mask.h #define SDMA0_VIRT_RESET_REQ__VF__SHIFT                                                                       0x0
SDMA0_VIRT_RESET_REQ__VF__SHIFT 1204 drivers/gpu/drm/amd/include/asic_reg/oss/oss_3_0_1_sh_mask.h #define SDMA0_VIRT_RESET_REQ__VF__SHIFT 0x0
SDMA0_VIRT_RESET_REQ__VF__SHIFT 1704 drivers/gpu/drm/amd/include/asic_reg/oss/oss_3_0_sh_mask.h #define SDMA0_VIRT_RESET_REQ__VF__SHIFT 0x0
SDMA0_VIRT_RESET_REQ__VF__SHIFT   54 drivers/gpu/drm/amd/include/asic_reg/sdma0/sdma0_4_0_sh_mask.h #define SDMA0_VIRT_RESET_REQ__VF__SHIFT	0x0
SDMA0_VIRT_RESET_REQ__VF__SHIFT   54 drivers/gpu/drm/amd/include/asic_reg/sdma0/sdma0_4_1_sh_mask.h #define SDMA0_VIRT_RESET_REQ__VF__SHIFT                                                                       0x0
SDMA0_VIRT_RESET_REQ__VF__SHIFT   54 drivers/gpu/drm/amd/include/asic_reg/sdma0/sdma0_4_2_2_sh_mask.h #define SDMA0_VIRT_RESET_REQ__VF__SHIFT                                                                       0x0
SDMA0_VIRT_RESET_REQ__VF__SHIFT   54 drivers/gpu/drm/amd/include/asic_reg/sdma0/sdma0_4_2_sh_mask.h #define SDMA0_VIRT_RESET_REQ__VF__SHIFT                                                                       0x0