SDMA0_VIRT_RESET_REQ__PF__SHIFT 39988 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_sh_mask.h #define SDMA0_VIRT_RESET_REQ__PF__SHIFT                                                                       0x1f
SDMA0_VIRT_RESET_REQ__PF__SHIFT 1206 drivers/gpu/drm/amd/include/asic_reg/oss/oss_3_0_1_sh_mask.h #define SDMA0_VIRT_RESET_REQ__PF__SHIFT 0x1f
SDMA0_VIRT_RESET_REQ__PF__SHIFT 1706 drivers/gpu/drm/amd/include/asic_reg/oss/oss_3_0_sh_mask.h #define SDMA0_VIRT_RESET_REQ__PF__SHIFT 0x1f
SDMA0_VIRT_RESET_REQ__PF__SHIFT   55 drivers/gpu/drm/amd/include/asic_reg/sdma0/sdma0_4_0_sh_mask.h #define SDMA0_VIRT_RESET_REQ__PF__SHIFT	0x1f
SDMA0_VIRT_RESET_REQ__PF__SHIFT   55 drivers/gpu/drm/amd/include/asic_reg/sdma0/sdma0_4_1_sh_mask.h #define SDMA0_VIRT_RESET_REQ__PF__SHIFT                                                                       0x1f
SDMA0_VIRT_RESET_REQ__PF__SHIFT   55 drivers/gpu/drm/amd/include/asic_reg/sdma0/sdma0_4_2_2_sh_mask.h #define SDMA0_VIRT_RESET_REQ__PF__SHIFT                                                                       0x1f
SDMA0_VIRT_RESET_REQ__PF__SHIFT   55 drivers/gpu/drm/amd/include/asic_reg/sdma0/sdma0_4_2_sh_mask.h #define SDMA0_VIRT_RESET_REQ__PF__SHIFT                                                                       0x1f