PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT 7061 drivers/gpu/drm/amd/include/asic_reg/bif/bif_3_0_sh_mask.h #define PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT 0x00000002
PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT 3002 drivers/gpu/drm/amd/include/asic_reg/bif/bif_4_1_sh_mask.h #define PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT 0x2
PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT 10734 drivers/gpu/drm/amd/include/asic_reg/bif/bif_5_0_sh_mask.h #define PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT 0x2
PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT 3958 drivers/gpu/drm/amd/include/asic_reg/bif/bif_5_1_sh_mask.h #define PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT 0x2
PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT 53704 drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_2_3_sh_mask.h #define PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT                                                         0x2
PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT 37921 drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_6_1_sh_mask.h #define PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT                                                         0x2
PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT 42561 drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_7_4_sh_mask.h #define PCIE_LC_CNTL__LC_RESET_L_IDLE_COUNT_EN__SHIFT                                                         0x2