Searched refs:io_write (Results 1 - 7 of 7) sorted by relevance

/linux-4.4.14/drivers/media/i2c/
H A Dadv7842.c375 static inline int io_write(struct v4l2_subdev *sd, u8 reg, u8 val) io_write() function
384 return io_write(sd, reg, (io_read(sd, reg) & mask) | val); io_write_and_or()
390 return io_write(sd, reg, (io_read(sd, reg) & ~mask) | val); io_write_clr_set()
939 io_write(sd, reg->reg & 0xff, val); adv7842_s_register()
1014 io_write(sd, 0x00, predef_vid_timings[i].vid_std); find_and_set_predefined_video_timings()
1016 io_write(sd, 0x01, (predef_vid_timings[i].v_freq << 4) + prim_mode); find_and_set_predefined_video_timings()
1032 io_write(sd, 0x16, 0x43); configure_predefined_video_timings()
1033 io_write(sd, 0x17, 0x5a); configure_predefined_video_timings()
1099 io_write(sd, 0x00, 0x07); /* video std */ configure_custom_video_timings()
1100 io_write(sd, 0x01, 0x02); /* prim mode */ configure_custom_video_timings()
1127 io_write(sd, 0x00, 0x02); /* video std */ configure_custom_video_timings()
1128 io_write(sd, 0x01, 0x06); /* prim mode */ configure_custom_video_timings()
1716 io_write(sd, 0x15, 0xb0); /* Disable Tristate of Pins (no audio) */ enable_input()
1720 io_write(sd, 0x15, 0xa0); /* Disable Tristate of Pins */ enable_input()
1734 io_write(sd, 0x15, 0xbe); /* Tristate all outputs from video core */ disable_input()
1794 io_write(sd, 0x00, vid_std_select); /* video std: CVBS or YC mode */ select_input()
1795 io_write(sd, 0x01, 0); /* prim mode */ select_input()
1802 io_write(sd, 0xdd, 0x90); /* Manual 2x output clock */ select_input()
1842 io_write(sd, 0x00, vid_std_select); /* video std */ select_input()
1843 io_write(sd, 0x01, 0x02); /* prim mode */ select_input()
1882 io_write(sd, 0x00, vid_std_select); /* video std */ select_input()
1883 io_write(sd, 0x01, 5); /* prim mode */ select_input()
2057 io_write(sd, 0x03, state->format->op_format_sel | adv7842_setup_format()
2139 io_write(sd, 0x46, 0x9c); adv7842_irq_enable()
2141 io_write(sd, 0x5a, 0x10); adv7842_irq_enable()
2143 io_write(sd, 0x73, 0x03); adv7842_irq_enable()
2145 io_write(sd, 0x78, 0x03); adv7842_irq_enable()
2147 io_write(sd, 0xa0, 0x09); adv7842_irq_enable()
2149 io_write(sd, 0x69, 0x08); adv7842_irq_enable()
2151 io_write(sd, 0x46, 0x0); adv7842_irq_enable()
2152 io_write(sd, 0x5a, 0x0); adv7842_irq_enable()
2153 io_write(sd, 0x73, 0x0); adv7842_irq_enable()
2154 io_write(sd, 0x78, 0x0); adv7842_irq_enable()
2155 io_write(sd, 0xa0, 0x0); adv7842_irq_enable()
2156 io_write(sd, 0x69, 0x0); adv7842_irq_enable()
2178 io_write(sd, 0x44, irq_status[0]); adv7842_isr()
2180 io_write(sd, 0x58, irq_status[1]); adv7842_isr()
2182 io_write(sd, 0x71, irq_status[2]); adv7842_isr()
2184 io_write(sd, 0x76, irq_status[3]); adv7842_isr()
2186 io_write(sd, 0x9e, irq_status[4]); adv7842_isr()
2188 io_write(sd, 0x67, irq_status[5]); adv7842_isr()
2763 io_write(sd, 0x0c, 0x42); /* Power up part and power down VDP */ adv7842_core_init()
2764 io_write(sd, 0x15, 0x80); /* Power up pads */ adv7842_core_init()
2767 io_write(sd, 0x02, adv7842_core_init()
2798 io_write(sd, 0x06, 0xa6); /* positive VS and HS and DE */ adv7842_core_init()
2850 io_write(sd, 0x19, 0x80 | pdata->llc_dll_phase); adv7842_core_init()
2851 io_write(sd, 0x33, 0x40); adv7842_core_init()
2854 io_write(sd, 0x40, 0xf2); /* Configure INT1 */ adv7842_core_init()
2876 io_write(sd, 0x00, 0x01); /* Program SDP 4x1 */ adv7842_ddr_ram_test()
2877 io_write(sd, 0x01, 0x00); /* Program SDP mode */ adv7842_ddr_ram_test()
2884 io_write(sd, 0x0C, 0x40); /* Power up ADV7844 */ adv7842_ddr_ram_test()
2885 io_write(sd, 0x15, 0xBA); /* Enable outputs */ adv7842_ddr_ram_test()
2887 io_write(sd, 0xFF, 0x04); /* Reset memory controller */ adv7842_ddr_ram_test()
2934 io_write(sd, 0xf1, pdata->i2c_sdp << 1); adv7842_rewrite_i2c_addresses()
2935 io_write(sd, 0xf2, pdata->i2c_sdp_io << 1); adv7842_rewrite_i2c_addresses()
2936 io_write(sd, 0xf3, pdata->i2c_avlink << 1); adv7842_rewrite_i2c_addresses()
2937 io_write(sd, 0xf4, pdata->i2c_cec << 1); adv7842_rewrite_i2c_addresses()
2938 io_write(sd, 0xf5, pdata->i2c_infoframe << 1); adv7842_rewrite_i2c_addresses()
2940 io_write(sd, 0xf8, pdata->i2c_afe << 1); adv7842_rewrite_i2c_addresses()
2941 io_write(sd, 0xf9, pdata->i2c_repeater << 1); adv7842_rewrite_i2c_addresses()
2942 io_write(sd, 0xfa, pdata->i2c_edid << 1); adv7842_rewrite_i2c_addresses()
2943 io_write(sd, 0xfb, pdata->i2c_hdmi << 1); adv7842_rewrite_i2c_addresses()
2945 io_write(sd, 0xfd, pdata->i2c_cp << 1); adv7842_rewrite_i2c_addresses()
2946 io_write(sd, 0xfe, pdata->i2c_vdp << 1); adv7842_rewrite_i2c_addresses()
3144 io_write(sd, io_reg, addr << 1); adv7842_dummy_client()
H A Dadv7604.c426 static inline int io_write(struct v4l2_subdev *sd, u8 reg, u8 val) io_write() function
435 return io_write(sd, reg, (io_read(sd, reg) & ~mask) | val); io_write_clr_set()
910 io_write(sd, 0x00, predef_vid_timings[i].vid_std); /* video std */ find_and_set_predefined_video_timings()
911 io_write(sd, 0x01, (predef_vid_timings[i].v_freq << 4) + find_and_set_predefined_video_timings()
929 io_write(sd, 0x16, 0x43); configure_predefined_video_timings()
930 io_write(sd, 0x17, 0x5a); configure_predefined_video_timings()
988 io_write(sd, 0x00, 0x07); /* video std */ configure_custom_video_timings()
989 io_write(sd, 0x01, 0x02); /* prim mode */ configure_custom_video_timings()
1014 io_write(sd, 0x00, 0x02); /* video std */ configure_custom_video_timings()
1015 io_write(sd, 0x01, 0x06); /* prim mode */ configure_custom_video_timings()
1707 io_write(sd, 0x15, 0xb0); /* Disable Tristate of Pins (no audio) */ enable_input()
1711 io_write(sd, 0x15, 0xa0); /* Disable Tristate of Pins */ enable_input()
1725 io_write(sd, 0x15, 0xbe); /* Tristate all outputs from video core */ disable_input()
1857 io_write(sd, 0x03, state->format->op_format_sel | adv76xx_setup_format()
1929 io_write(sd, 0x44, irq_reg_0x43); adv76xx_isr()
1931 io_write(sd, 0x71, irq_reg_0x70); adv76xx_isr()
1933 io_write(sd, 0x6c, irq_reg_0x6b); adv76xx_isr()
2477 io_write(sd, 0x0c, 0x42); /* Power up part and power down VDP */ adv76xx_core_init()
2478 io_write(sd, 0x0b, 0x44); /* Power down ESDP block */ adv76xx_core_init()
2494 io_write(sd, 0x06, 0xa0 | pdata->inv_vs_pol << 2 | adv76xx_core_init()
2498 io_write(sd, 0x14, 0x40 | pdata->dr_str_data << 4 | adv76xx_core_init()
2525 io_write(sd, 0x40, 0xc0 | pdata->int1_config); /* Configure INT1 */ adv76xx_core_init()
2526 io_write(sd, 0x46, 0x98); /* Enable SSPD, STDI and CP unlocked interrupts */ adv76xx_core_init()
2527 io_write(sd, 0x6e, info->fmt_change_digital_mask); /* Enable V_LOCKED and DE_REGEN_LCK interrupts */ adv76xx_core_init()
2528 io_write(sd, 0x73, info->cable_det_mask); /* Enable cable detection (+5v) interrupts */ adv76xx_core_init()
2536 io_write(sd, 0x41, 0xd7); /* STDI irq for any change, disable INT2 */ adv7604_setup_irqs()
2541 io_write(sd, 0x41, 0xd0); /* STDI irq for any change, disable INT2 */ adv7611_setup_irqs()
2546 io_write(sd, 0x41, 0xd0); /* disable INT2 */ adv7612_setup_irqs()
2565 io_write(sd, io_reg, addr << 1); adv76xx_dummy_client()
/linux-4.4.14/fs/nfsd/
H A Dstats.h22 unsigned int io_write; /* bytes passed in write requests */ member in struct:nfsd_stats
H A Dstats.c50 nfsdstats.io_write); nfsd_proc_show()
H A Dvfs.c950 nfsdstats.io_write += host_err; nfsd_vfs_write()
/linux-4.4.14/drivers/net/ethernet/qlogic/netxen/
H A Dnetxen_nic.h1677 void (*io_write)(struct netxen_adapter *, void __iomem *, u32); member in struct:netxen_adapter
1713 (adapter->io_write(adapter, addr, val))
H A Dnetxen_nic_hw.c1782 adapter->io_write = netxen_nic_io_write_128M, netxen_setup_hwops()
1796 adapter->io_write = netxen_nic_io_write_2M, netxen_setup_hwops()

Completed in 249 milliseconds