Searched refs:__reg16 (Results 1 - 12 of 12) sorted by relevance

/linux-4.4.14/arch/m32r/include/asm/mappi3/
H A Dmappi3_pld.h21 #define __reg16 (volatile unsigned short *) macro
26 #define __reg16 macro
31 #define PLD_CFRSTCR __reg16(PLD_BASE + 0x0000)
32 #define PLD_CFSTS __reg16(PLD_BASE + 0x0002)
33 #define PLD_CFIMASK __reg16(PLD_BASE + 0x0004)
34 #define PLD_CFBUFCR __reg16(PLD_BASE + 0x0006)
35 #define PLD_CFCR0 __reg16(PLD_BASE + 0x000a)
36 #define PLD_CFCR1 __reg16(PLD_BASE + 0x000c)
39 #define PLD_MMCCR __reg16(PLD_BASE + 0x4000)
40 #define PLD_MMCMOD __reg16(PLD_BASE + 0x4002)
41 #define PLD_MMCSTS __reg16(PLD_BASE + 0x4006)
42 #define PLD_MMCBAUR __reg16(PLD_BASE + 0x400a)
43 #define PLD_MMCCMDBCUT __reg16(PLD_BASE + 0x400c)
44 #define PLD_MMCCDTBCUT __reg16(PLD_BASE + 0x400e)
45 #define PLD_MMCDET __reg16(PLD_BASE + 0x4010)
46 #define PLD_MMCWP __reg16(PLD_BASE + 0x4012)
47 #define PLD_MMCWDATA __reg16(PLD_BASE + 0x5000)
48 #define PLD_MMCRDATA __reg16(PLD_BASE + 0x6000)
49 #define PLD_MMCCMDDATA __reg16(PLD_BASE + 0x7000)
50 #define PLD_MMCRSPDATA __reg16(PLD_BASE + 0x7006)
53 #define PLD_CPCR __reg16(PLD_BASE + 0x14000)
70 #define PLD_IOLEDCR __reg16(PLD_BASE + 0x14002)
82 #define PLD_IOSWSTS __reg16(PLD_BASE + 0x14004)
90 #define PLD_CRC7DATA __reg16(PLD_BASE + 0x18000)
91 #define PLD_CRC7INDATA __reg16(PLD_BASE + 0x18002)
92 #define PLD_CRC16DATA __reg16(PLD_BASE + 0x18004)
93 #define PLD_CRC16INDATA __reg16(PLD_BASE + 0x18006)
94 #define PLD_CRC16ADATA __reg16(PLD_BASE + 0x18008)
95 #define PLD_CRC16AINDATA __reg16(PLD_BASE + 0x1800a)
99 #define PLD_RTCCR __reg16(PLD_BASE + 0x1c000)
100 #define PLD_RTCBAUR __reg16(PLD_BASE + 0x1c002)
101 #define PLD_RTCWRDATA __reg16(PLD_BASE + 0x1c004)
102 #define PLD_RTCRDDATA __reg16(PLD_BASE + 0x1c006)
103 #define PLD_RTCRSTODT __reg16(PLD_BASE + 0x1c008)
106 #define PLD_ESIO0CR __reg16(PLD_BASE + 0x20000)
109 #define PLD_ESIO0MOD0 __reg16(PLD_BASE + 0x20002)
112 #define PLD_ESIO0MOD1 __reg16(PLD_BASE + 0x20004)
114 #define PLD_ESIO0STS __reg16(PLD_BASE + 0x20006)
121 #define PLD_ESIO0INTCR __reg16(PLD_BASE + 0x20008)
124 #define PLD_ESIO0BAUR __reg16(PLD_BASE + 0x2000a)
125 #define PLD_ESIO0TXB __reg16(PLD_BASE + 0x2000c)
126 #define PLD_ESIO0RXB __reg16(PLD_BASE + 0x2000e)
129 #define PLD_SCCR __reg16(PLD_BASE + 0x38000)
130 #define PLD_SCMOD __reg16(PLD_BASE + 0x38004)
131 #define PLD_SCSTS __reg16(PLD_BASE + 0x38006)
132 #define PLD_SCINTCR __reg16(PLD_BASE + 0x38008)
133 #define PLD_SCBAUR __reg16(PLD_BASE + 0x3800a)
134 #define PLD_SCTXB __reg16(PLD_BASE + 0x3800c)
135 #define PLD_SCRXB __reg16(PLD_BASE + 0x3800e)
140 #define PLD_REBOOT __reg16(PLD_BASE + 0x38000)
/linux-4.4.14/arch/m32r/include/asm/mappi2/
H A Dmappi2_pld.h21 #define __reg16 (volatile unsigned short *) macro
26 #define __reg16 macro
31 #define PLD_CFRSTCR __reg16(PLD_BASE + 0x0000)
32 #define PLD_CFSTS __reg16(PLD_BASE + 0x0002)
33 #define PLD_CFIMASK __reg16(PLD_BASE + 0x0004)
34 #define PLD_CFBUFCR __reg16(PLD_BASE + 0x0006)
35 #define PLD_CFCR0 __reg16(PLD_BASE + 0x000a)
36 #define PLD_CFCR1 __reg16(PLD_BASE + 0x000c)
39 #define PLD_MMCCR __reg16(PLD_BASE + 0x4000)
40 #define PLD_MMCMOD __reg16(PLD_BASE + 0x4002)
41 #define PLD_MMCSTS __reg16(PLD_BASE + 0x4006)
42 #define PLD_MMCBAUR __reg16(PLD_BASE + 0x400a)
43 #define PLD_MMCCMDBCUT __reg16(PLD_BASE + 0x400c)
44 #define PLD_MMCCDTBCUT __reg16(PLD_BASE + 0x400e)
45 #define PLD_MMCDET __reg16(PLD_BASE + 0x4010)
46 #define PLD_MMCWP __reg16(PLD_BASE + 0x4012)
47 #define PLD_MMCWDATA __reg16(PLD_BASE + 0x5000)
48 #define PLD_MMCRDATA __reg16(PLD_BASE + 0x6000)
49 #define PLD_MMCCMDDATA __reg16(PLD_BASE + 0x7000)
50 #define PLD_MMCRSPDATA __reg16(PLD_BASE + 0x7006)
53 #define PLD_CPCR __reg16(PLD_BASE + 0x14000)
80 #define PLD_IOLEDCR __reg16(PLD_BASE + 0x14002)
92 #define PLD_IOSWSTS __reg16(PLD_BASE + 0x14004)
100 #define PLD_CRC7DATA __reg16(PLD_BASE + 0x18000)
101 #define PLD_CRC7INDATA __reg16(PLD_BASE + 0x18002)
102 #define PLD_CRC16DATA __reg16(PLD_BASE + 0x18004)
103 #define PLD_CRC16INDATA __reg16(PLD_BASE + 0x18006)
104 #define PLD_CRC16ADATA __reg16(PLD_BASE + 0x18008)
105 #define PLD_CRC16AINDATA __reg16(PLD_BASE + 0x1800a)
110 #define PLD_RTCCR __reg16(PLD_BASE + 0x1c000)
111 #define PLD_RTCBAUR __reg16(PLD_BASE + 0x1c002)
112 #define PLD_RTCWRDATA __reg16(PLD_BASE + 0x1c004)
113 #define PLD_RTCRDDATA __reg16(PLD_BASE + 0x1c006)
114 #define PLD_RTCRSTODT __reg16(PLD_BASE + 0x1c008)
117 #define PLD_ESIO0CR __reg16(PLD_BASE + 0x20000)
120 #define PLD_ESIO0MOD0 __reg16(PLD_BASE + 0x20002)
123 #define PLD_ESIO0MOD1 __reg16(PLD_BASE + 0x20004)
125 #define PLD_ESIO0STS __reg16(PLD_BASE + 0x20006)
132 #define PLD_ESIO0INTCR __reg16(PLD_BASE + 0x20008)
135 #define PLD_ESIO0BAUR __reg16(PLD_BASE + 0x2000a)
136 #define PLD_ESIO0TXB __reg16(PLD_BASE + 0x2000c)
137 #define PLD_ESIO0RXB __reg16(PLD_BASE + 0x2000e)
140 #define PLD_SCCR __reg16(PLD_BASE + 0x38000)
141 #define PLD_SCMOD __reg16(PLD_BASE + 0x38004)
142 #define PLD_SCSTS __reg16(PLD_BASE + 0x38006)
143 #define PLD_SCINTCR __reg16(PLD_BASE + 0x38008)
144 #define PLD_SCBAUR __reg16(PLD_BASE + 0x3800a)
145 #define PLD_SCTXB __reg16(PLD_BASE + 0x3800c)
146 #define PLD_SCRXB __reg16(PLD_BASE + 0x3800e)
/linux-4.4.14/arch/m32r/include/asm/m32104ut/
H A Dm32104ut_pld.h30 #define __reg16 (volatile unsigned short *) macro
35 #define __reg16 macro
40 #define PLD_CFRSTCR __reg16(PLD_BASE + 0x0000)
41 #define PLD_CFSTS __reg16(PLD_BASE + 0x0002)
42 #define PLD_CFIMASK __reg16(PLD_BASE + 0x0004)
43 #define PLD_CFBUFCR __reg16(PLD_BASE + 0x0006)
46 #define PLD_MMCCR __reg16(PLD_BASE + 0x4000)
47 #define PLD_MMCMOD __reg16(PLD_BASE + 0x4002)
48 #define PLD_MMCSTS __reg16(PLD_BASE + 0x4006)
49 #define PLD_MMCBAUR __reg16(PLD_BASE + 0x400a)
50 #define PLD_MMCCMDBCUT __reg16(PLD_BASE + 0x400c)
51 #define PLD_MMCCDTBCUT __reg16(PLD_BASE + 0x400e)
52 #define PLD_MMCDET __reg16(PLD_BASE + 0x4010)
53 #define PLD_MMCWP __reg16(PLD_BASE + 0x4012)
54 #define PLD_MMCWDATA __reg16(PLD_BASE + 0x5000)
55 #define PLD_MMCRDATA __reg16(PLD_BASE + 0x6000)
56 #define PLD_MMCCMDDATA __reg16(PLD_BASE + 0x7000)
57 #define PLD_MMCRSPDATA __reg16(PLD_BASE + 0x7006)
83 #define PLD_ICUISTS __reg16(PLD_BASE + 0x8002)
88 #define PLD_ICUCR3 __reg16(PLD_BASE + 0x8104)
89 #define PLD_ICUCR4 __reg16(PLD_BASE + 0x8106)
90 #define PLD_ICUCR5 __reg16(PLD_BASE + 0x8108)
91 #define PLD_ICUCR6 __reg16(PLD_BASE + 0x810a)
92 #define PLD_ICUCR11 __reg16(PLD_BASE + 0x8114)
93 #define PLD_ICUCR13 __reg16(PLD_BASE + 0x8118)
94 #define PLD_ICUCR14 __reg16(PLD_BASE + 0x811a)
95 #define PLD_ICUCR15 __reg16(PLD_BASE + 0x811c)
112 #define PLD_CPCR __reg16(PLD_BASE + 0x14000)
120 #define PLD_IOLEDCR __reg16(PLD_BASE + 0x14002)
132 #define PLD_IOSWSTS __reg16(PLD_BASE + 0x14004)
138 #define PLD_CRC7DATA __reg16(PLD_BASE + 0x18000)
139 #define PLD_CRC7INDATA __reg16(PLD_BASE + 0x18002)
140 #define PLD_CRC16DATA __reg16(PLD_BASE + 0x18004)
141 #define PLD_CRC16INDATA __reg16(PLD_BASE + 0x18006)
142 #define PLD_CRC16ADATA __reg16(PLD_BASE + 0x18008)
143 #define PLD_CRC16AINDATA __reg16(PLD_BASE + 0x1800a)
146 #define PLD_RTCCR __reg16(PLD_BASE + 0x1c000)
147 #define PLD_RTCBAUR __reg16(PLD_BASE + 0x1c002)
148 #define PLD_RTCWRDATA __reg16(PLD_BASE + 0x1c004)
149 #define PLD_RTCRDDATA __reg16(PLD_BASE + 0x1c006)
150 #define PLD_RTCRSTODT __reg16(PLD_BASE + 0x1c008)
153 #define PLD_SCCR __reg16(PLD_BASE + 0x38000)
154 #define PLD_SCMOD __reg16(PLD_BASE + 0x38004)
155 #define PLD_SCSTS __reg16(PLD_BASE + 0x38006)
156 #define PLD_SCINTCR __reg16(PLD_BASE + 0x38008)
157 #define PLD_SCBAUR __reg16(PLD_BASE + 0x3800a)
158 #define PLD_SCTXB __reg16(PLD_BASE + 0x3800c)
159 #define PLD_SCRXB __reg16(PLD_BASE + 0x3800e)
/linux-4.4.14/arch/m32r/include/asm/m32700ut/
H A Dm32700ut_pld.h28 #define __reg16 (volatile unsigned short *) macro
33 #define __reg16 macro
38 #define PLD_CFRSTCR __reg16(PLD_BASE + 0x0000)
39 #define PLD_CFSTS __reg16(PLD_BASE + 0x0002)
40 #define PLD_CFIMASK __reg16(PLD_BASE + 0x0004)
41 #define PLD_CFBUFCR __reg16(PLD_BASE + 0x0006)
42 #define PLD_CFVENCR __reg16(PLD_BASE + 0x0008)
43 #define PLD_CFCR0 __reg16(PLD_BASE + 0x000a)
44 #define PLD_CFCR1 __reg16(PLD_BASE + 0x000c)
45 #define PLD_IDERSTCR __reg16(PLD_BASE + 0x0010)
48 #define PLD_MMCCR __reg16(PLD_BASE + 0x4000)
49 #define PLD_MMCMOD __reg16(PLD_BASE + 0x4002)
50 #define PLD_MMCSTS __reg16(PLD_BASE + 0x4006)
51 #define PLD_MMCBAUR __reg16(PLD_BASE + 0x400a)
52 #define PLD_MMCCMDBCUT __reg16(PLD_BASE + 0x400c)
53 #define PLD_MMCCDTBCUT __reg16(PLD_BASE + 0x400e)
54 #define PLD_MMCDET __reg16(PLD_BASE + 0x4010)
55 #define PLD_MMCWP __reg16(PLD_BASE + 0x4012)
56 #define PLD_MMCWDATA __reg16(PLD_BASE + 0x5000)
57 #define PLD_MMCRDATA __reg16(PLD_BASE + 0x6000)
58 #define PLD_MMCCMDDATA __reg16(PLD_BASE + 0x7000)
59 #define PLD_MMCRSPDATA __reg16(PLD_BASE + 0x7006)
146 #define PLD_ICUISTS __reg16(PLD_BASE + 0x8002)
151 #define PLD_ICUIREQ0 __reg16(PLD_BASE + 0x8004)
152 #define PLD_ICUIREQ1 __reg16(PLD_BASE + 0x8006)
153 #define PLD_ICUCR1 __reg16(PLD_BASE + 0x8100)
154 #define PLD_ICUCR2 __reg16(PLD_BASE + 0x8102)
155 #define PLD_ICUCR3 __reg16(PLD_BASE + 0x8104)
156 #define PLD_ICUCR4 __reg16(PLD_BASE + 0x8106)
157 #define PLD_ICUCR5 __reg16(PLD_BASE + 0x8108)
158 #define PLD_ICUCR6 __reg16(PLD_BASE + 0x810a)
159 #define PLD_ICUCR7 __reg16(PLD_BASE + 0x810c)
160 #define PLD_ICUCR8 __reg16(PLD_BASE + 0x810e)
161 #define PLD_ICUCR9 __reg16(PLD_BASE + 0x8110)
162 #define PLD_ICUCR10 __reg16(PLD_BASE + 0x8112)
163 #define PLD_ICUCR11 __reg16(PLD_BASE + 0x8114)
164 #define PLD_ICUCR12 __reg16(PLD_BASE + 0x8116)
165 #define PLD_ICUCR13 __reg16(PLD_BASE + 0x8118)
166 #define PLD_ICUCR14 __reg16(PLD_BASE + 0x811a)
167 #define PLD_ICUCR15 __reg16(PLD_BASE + 0x811c)
168 #define PLD_ICUCR16 __reg16(PLD_BASE + 0x811e)
169 #define PLD_ICUCR17 __reg16(PLD_BASE + 0x8120)
186 #define PLD_CPCR __reg16(PLD_BASE + 0x14000)
195 #define PLD_IOLEDCR __reg16(PLD_BASE + 0x14002)
207 #define PLD_IOSWSTS __reg16(PLD_BASE + 0x14004)
213 #define PLD_CRC7DATA __reg16(PLD_BASE + 0x18000)
214 #define PLD_CRC7INDATA __reg16(PLD_BASE + 0x18002)
215 #define PLD_CRC16DATA __reg16(PLD_BASE + 0x18004)
216 #define PLD_CRC16INDATA __reg16(PLD_BASE + 0x18006)
217 #define PLD_CRC16ADATA __reg16(PLD_BASE + 0x18008)
218 #define PLD_CRC16AINDATA __reg16(PLD_BASE + 0x1800a)
221 #define PLD_RTCCR __reg16(PLD_BASE + 0x1c000)
222 #define PLD_RTCBAUR __reg16(PLD_BASE + 0x1c002)
223 #define PLD_RTCWRDATA __reg16(PLD_BASE + 0x1c004)
224 #define PLD_RTCRDDATA __reg16(PLD_BASE + 0x1c006)
225 #define PLD_RTCRSTODT __reg16(PLD_BASE + 0x1c008)
228 #define PLD_ESIO0CR __reg16(PLD_BASE + 0x20000)
231 #define PLD_ESIO0MOD0 __reg16(PLD_BASE + 0x20002)
234 #define PLD_ESIO0MOD1 __reg16(PLD_BASE + 0x20004)
236 #define PLD_ESIO0STS __reg16(PLD_BASE + 0x20006)
243 #define PLD_ESIO0INTCR __reg16(PLD_BASE + 0x20008)
246 #define PLD_ESIO0BAUR __reg16(PLD_BASE + 0x2000a)
247 #define PLD_ESIO0TXB __reg16(PLD_BASE + 0x2000c)
248 #define PLD_ESIO0RXB __reg16(PLD_BASE + 0x2000e)
251 #define PLD_SCCR __reg16(PLD_BASE + 0x38000)
252 #define PLD_SCMOD __reg16(PLD_BASE + 0x38004)
253 #define PLD_SCSTS __reg16(PLD_BASE + 0x38006)
254 #define PLD_SCINTCR __reg16(PLD_BASE + 0x38008)
255 #define PLD_SCBAUR __reg16(PLD_BASE + 0x3800a)
256 #define PLD_SCTXB __reg16(PLD_BASE + 0x3800c)
257 #define PLD_SCRXB __reg16(PLD_BASE + 0x3800e)
H A Dm32700ut_lcd.h38 #define M32700UT_LCD_ICUISTS __reg16(M32700UT_LCD_BASE + 0x300002)
43 #define M32700UT_LCD_ICUIREQ0 __reg16(M32700UT_LCD_BASE + 0x300004)
44 #define M32700UT_LCD_ICUIREQ1 __reg16(M32700UT_LCD_BASE + 0x300006)
45 #define M32700UT_LCD_ICUCR1 __reg16(M32700UT_LCD_BASE + 0x300020)
46 #define M32700UT_LCD_ICUCR2 __reg16(M32700UT_LCD_BASE + 0x300022)
47 #define M32700UT_LCD_ICUCR3 __reg16(M32700UT_LCD_BASE + 0x300024)
48 #define M32700UT_LCD_ICUCR4 __reg16(M32700UT_LCD_BASE + 0x300026)
49 #define M32700UT_LCD_ICUCR16 __reg16(M32700UT_LCD_BASE + 0x300030)
50 #define M32700UT_LCD_ICUCR17 __reg16(M32700UT_LCD_BASE + 0x300032)
51 #define M32700UT_LCD_ICUCR18 __reg16(M32700UT_LCD_BASE + 0x300034)
52 #define M32700UT_LCD_ICUCR19 __reg16(M32700UT_LCD_BASE + 0x300036)
53 #define M32700UT_LCD_ICUCR21 __reg16(M32700UT_LCD_BASE + 0x30003a)
H A Dm32700ut_lan.h43 #define M32700UT_LAN_ICUISTS __reg16(M32700UT_LAN_BASE + 0xc0002)
48 #define M32700UT_LAN_ICUIREQ0 __reg16(M32700UT_LAN_BASE + 0xc0004)
49 #define M32700UT_LAN_ICUCR1 __reg16(M32700UT_LAN_BASE + 0xc0010)
50 #define M32700UT_LAN_ICUCR3 __reg16(M32700UT_LAN_BASE + 0xc0014)
/linux-4.4.14/arch/m32r/include/asm/opsput/
H A Dopsput_pld.h24 #define __reg16 (volatile unsigned short *) macro
29 #define __reg16 macro
34 #define PLD_CFRSTCR __reg16(PLD_BASE + 0x0000)
35 #define PLD_CFSTS __reg16(PLD_BASE + 0x0002)
36 #define PLD_CFIMASK __reg16(PLD_BASE + 0x0004)
37 #define PLD_CFBUFCR __reg16(PLD_BASE + 0x0006)
38 #define PLD_CFVENCR __reg16(PLD_BASE + 0x0008)
39 #define PLD_CFCR0 __reg16(PLD_BASE + 0x000a)
40 #define PLD_CFCR1 __reg16(PLD_BASE + 0x000c)
41 #define PLD_IDERSTCR __reg16(PLD_BASE + 0x0010)
44 #define PLD_MMCCR __reg16(PLD_BASE + 0x4000)
45 #define PLD_MMCMOD __reg16(PLD_BASE + 0x4002)
46 #define PLD_MMCSTS __reg16(PLD_BASE + 0x4006)
47 #define PLD_MMCBAUR __reg16(PLD_BASE + 0x400a)
48 #define PLD_MMCCMDBCUT __reg16(PLD_BASE + 0x400c)
49 #define PLD_MMCCDTBCUT __reg16(PLD_BASE + 0x400e)
50 #define PLD_MMCDET __reg16(PLD_BASE + 0x4010)
51 #define PLD_MMCWP __reg16(PLD_BASE + 0x4012)
52 #define PLD_MMCWDATA __reg16(PLD_BASE + 0x5000)
53 #define PLD_MMCRDATA __reg16(PLD_BASE + 0x6000)
54 #define PLD_MMCCMDDATA __reg16(PLD_BASE + 0x7000)
55 #define PLD_MMCRSPDATA __reg16(PLD_BASE + 0x7006)
142 #define PLD_ICUISTS __reg16(PLD_BASE + 0x8002)
147 #define PLD_ICUIREQ0 __reg16(PLD_BASE + 0x8004)
148 #define PLD_ICUIREQ1 __reg16(PLD_BASE + 0x8006)
149 #define PLD_ICUCR1 __reg16(PLD_BASE + 0x8100)
150 #define PLD_ICUCR2 __reg16(PLD_BASE + 0x8102)
151 #define PLD_ICUCR3 __reg16(PLD_BASE + 0x8104)
152 #define PLD_ICUCR4 __reg16(PLD_BASE + 0x8106)
153 #define PLD_ICUCR5 __reg16(PLD_BASE + 0x8108)
154 #define PLD_ICUCR6 __reg16(PLD_BASE + 0x810a)
155 #define PLD_ICUCR7 __reg16(PLD_BASE + 0x810c)
156 #define PLD_ICUCR8 __reg16(PLD_BASE + 0x810e)
157 #define PLD_ICUCR9 __reg16(PLD_BASE + 0x8110)
158 #define PLD_ICUCR10 __reg16(PLD_BASE + 0x8112)
159 #define PLD_ICUCR11 __reg16(PLD_BASE + 0x8114)
160 #define PLD_ICUCR12 __reg16(PLD_BASE + 0x8116)
161 #define PLD_ICUCR13 __reg16(PLD_BASE + 0x8118)
162 #define PLD_ICUCR14 __reg16(PLD_BASE + 0x811a)
163 #define PLD_ICUCR15 __reg16(PLD_BASE + 0x811c)
164 #define PLD_ICUCR16 __reg16(PLD_BASE + 0x811e)
165 #define PLD_ICUCR17 __reg16(PLD_BASE + 0x8120)
182 #define PLD_CPCR __reg16(PLD_BASE + 0x14000)
191 #define PLD_IOLEDCR __reg16(PLD_BASE + 0x14002)
203 #define PLD_IOSWSTS __reg16(PLD_BASE + 0x14004)
209 #define PLD_CRC7DATA __reg16(PLD_BASE + 0x18000)
210 #define PLD_CRC7INDATA __reg16(PLD_BASE + 0x18002)
211 #define PLD_CRC16DATA __reg16(PLD_BASE + 0x18004)
212 #define PLD_CRC16INDATA __reg16(PLD_BASE + 0x18006)
213 #define PLD_CRC16ADATA __reg16(PLD_BASE + 0x18008)
214 #define PLD_CRC16AINDATA __reg16(PLD_BASE + 0x1800a)
217 #define PLD_RTCCR __reg16(PLD_BASE + 0x1c000)
218 #define PLD_RTCBAUR __reg16(PLD_BASE + 0x1c002)
219 #define PLD_RTCWRDATA __reg16(PLD_BASE + 0x1c004)
220 #define PLD_RTCRDDATA __reg16(PLD_BASE + 0x1c006)
221 #define PLD_RTCRSTODT __reg16(PLD_BASE + 0x1c008)
224 #define PLD_ESIO0CR __reg16(PLD_BASE + 0x20000)
227 #define PLD_ESIO0MOD0 __reg16(PLD_BASE + 0x20002)
230 #define PLD_ESIO0MOD1 __reg16(PLD_BASE + 0x20004)
232 #define PLD_ESIO0STS __reg16(PLD_BASE + 0x20006)
239 #define PLD_ESIO0INTCR __reg16(PLD_BASE + 0x20008)
242 #define PLD_ESIO0BAUR __reg16(PLD_BASE + 0x2000a)
243 #define PLD_ESIO0TXB __reg16(PLD_BASE + 0x2000c)
244 #define PLD_ESIO0RXB __reg16(PLD_BASE + 0x2000e)
247 #define PLD_SCCR __reg16(PLD_BASE + 0x38000)
248 #define PLD_SCMOD __reg16(PLD_BASE + 0x38004)
249 #define PLD_SCSTS __reg16(PLD_BASE + 0x38006)
250 #define PLD_SCINTCR __reg16(PLD_BASE + 0x38008)
251 #define PLD_SCBAUR __reg16(PLD_BASE + 0x3800a)
252 #define PLD_SCTXB __reg16(PLD_BASE + 0x3800c)
253 #define PLD_SCRXB __reg16(PLD_BASE + 0x3800e)
H A Dopsput_lcd.h38 #define OPSPUT_LCD_ICUISTS __reg16(OPSPUT_LCD_BASE + 0x300002)
43 #define OPSPUT_LCD_ICUIREQ0 __reg16(OPSPUT_LCD_BASE + 0x300004)
44 #define OPSPUT_LCD_ICUIREQ1 __reg16(OPSPUT_LCD_BASE + 0x300006)
45 #define OPSPUT_LCD_ICUCR1 __reg16(OPSPUT_LCD_BASE + 0x300020)
46 #define OPSPUT_LCD_ICUCR2 __reg16(OPSPUT_LCD_BASE + 0x300022)
47 #define OPSPUT_LCD_ICUCR3 __reg16(OPSPUT_LCD_BASE + 0x300024)
48 #define OPSPUT_LCD_ICUCR4 __reg16(OPSPUT_LCD_BASE + 0x300026)
49 #define OPSPUT_LCD_ICUCR16 __reg16(OPSPUT_LCD_BASE + 0x300030)
50 #define OPSPUT_LCD_ICUCR17 __reg16(OPSPUT_LCD_BASE + 0x300032)
51 #define OPSPUT_LCD_ICUCR18 __reg16(OPSPUT_LCD_BASE + 0x300034)
52 #define OPSPUT_LCD_ICUCR19 __reg16(OPSPUT_LCD_BASE + 0x300036)
53 #define OPSPUT_LCD_ICUCR21 __reg16(OPSPUT_LCD_BASE + 0x30003a)
H A Dopsput_lan.h43 #define OPSPUT_LAN_ICUISTS __reg16(OPSPUT_LAN_BASE + 0xc0002)
48 #define OPSPUT_LAN_ICUIREQ0 __reg16(OPSPUT_LAN_BASE + 0xc0004)
49 #define OPSPUT_LAN_ICUCR1 __reg16(OPSPUT_LAN_BASE + 0xc0010)
50 #define OPSPUT_LAN_ICUCR3 __reg16(OPSPUT_LAN_BASE + 0xc0014)
/linux-4.4.14/arch/frv/kernel/
H A Dirq-mb93093.c27 #define __reg16(ADDR) (*(volatile unsigned short *)(__region_CS2 + (ADDR))) macro
29 #define __get_IMR() ({ __reg16(0x0a); })
30 #define __set_IMR(M) do { __reg16(0x0a) = (M); wmb(); } while(0)
31 #define __get_IFR() ({ __reg16(0x02); })
32 #define __clr_IFR(M) do { __reg16(0x02) = ~(M); wmb(); } while(0)
H A Dirq-mb93091.c27 #define __reg16(ADDR) (*(volatile unsigned short *)(ADDR)) macro
29 #define __get_IMR() ({ __reg16(0xffc00004); })
30 #define __set_IMR(M) do { __reg16(0xffc00004) = (M); wmb(); } while(0)
31 #define __get_IFR() ({ __reg16(0xffc0000c); })
32 #define __clr_IFR(M) do { __reg16(0xffc0000c) = ~(M); wmb(); } while(0)
H A Dirq.c45 #define __reg16(ADDR) (*(volatile unsigned short *)(ADDR)) macro

Completed in 311 milliseconds