H A D | ppc-opc.c | 1913 #define PPCEFS PPC_OPCODE_EFS 2078 { "efscfd", VX(4, 719), VX_MASK, PPCEFS, { RS, RB } }, 2079 { "efdabs", VX(4, 740), VX_MASK, PPCEFS, { RS, RA } }, 2080 { "efdnabs", VX(4, 741), VX_MASK, PPCEFS, { RS, RA } }, 2081 { "efdneg", VX(4, 742), VX_MASK, PPCEFS, { RS, RA } }, 2082 { "efdadd", VX(4, 736), VX_MASK, PPCEFS, { RS, RA, RB } }, 2083 { "efdsub", VX(4, 737), VX_MASK, PPCEFS, { RS, RA, RB } }, 2084 { "efdmul", VX(4, 744), VX_MASK, PPCEFS, { RS, RA, RB } }, 2085 { "efddiv", VX(4, 745), VX_MASK, PPCEFS, { RS, RA, RB } }, 2086 { "efdcmpgt", VX(4, 748), VX_MASK, PPCEFS, { CRFD, RA, RB } }, 2087 { "efdcmplt", VX(4, 749), VX_MASK, PPCEFS, { CRFD, RA, RB } }, 2088 { "efdcmpeq", VX(4, 750), VX_MASK, PPCEFS, { CRFD, RA, RB } }, 2089 { "efdtstgt", VX(4, 764), VX_MASK, PPCEFS, { CRFD, RA, RB } }, 2090 { "efdtstlt", VX(4, 765), VX_MASK, PPCEFS, { CRFD, RA, RB } }, 2091 { "efdtsteq", VX(4, 766), VX_MASK, PPCEFS, { CRFD, RA, RB } }, 2092 { "efdcfsi", VX(4, 753), VX_MASK, PPCEFS, { RS, RB } }, 2093 { "efdcfsid", VX(4, 739), VX_MASK, PPCEFS, { RS, RB } }, 2094 { "efdcfui", VX(4, 752), VX_MASK, PPCEFS, { RS, RB } }, 2095 { "efdcfuid", VX(4, 738), VX_MASK, PPCEFS, { RS, RB } }, 2096 { "efdcfsf", VX(4, 755), VX_MASK, PPCEFS, { RS, RB } }, 2097 { "efdcfuf", VX(4, 754), VX_MASK, PPCEFS, { RS, RB } }, 2098 { "efdctsi", VX(4, 757), VX_MASK, PPCEFS, { RS, RB } }, 2099 { "efdctsidz",VX(4, 747), VX_MASK, PPCEFS, { RS, RB } }, 2100 { "efdctsiz", VX(4, 762), VX_MASK, PPCEFS, { RS, RB } }, 2101 { "efdctui", VX(4, 756), VX_MASK, PPCEFS, { RS, RB } }, 2102 { "efdctuidz",VX(4, 746), VX_MASK, PPCEFS, { RS, RB } }, 2103 { "efdctuiz", VX(4, 760), VX_MASK, PPCEFS, { RS, RB } }, 2104 { "efdctsf", VX(4, 759), VX_MASK, PPCEFS, { RS, RB } }, 2105 { "efdctuf", VX(4, 758), VX_MASK, PPCEFS, { RS, RB } }, 2106 { "efdcfs", VX(4, 751), VX_MASK, PPCEFS, { RS, RB } }, 2376 { "efsabs", VX(4, 708), VX_MASK, PPCEFS, { RS, RA } }, 2377 { "efsnabs", VX(4, 709), VX_MASK, PPCEFS, { RS, RA } }, 2378 { "efsneg", VX(4, 710), VX_MASK, PPCEFS, { RS, RA } }, 2379 { "efsadd", VX(4, 704), VX_MASK, PPCEFS, { RS, RA, RB } }, 2380 { "efssub", VX(4, 705), VX_MASK, PPCEFS, { RS, RA, RB } }, 2381 { "efsmul", VX(4, 712), VX_MASK, PPCEFS, { RS, RA, RB } }, 2382 { "efsdiv", VX(4, 713), VX_MASK, PPCEFS, { RS, RA, RB } }, 2383 { "efscmpgt", VX(4, 716), VX_MASK, PPCEFS, { CRFD, RA, RB } }, 2384 { "efscmplt", VX(4, 717), VX_MASK, PPCEFS, { CRFD, RA, RB } }, 2385 { "efscmpeq", VX(4, 718), VX_MASK, PPCEFS, { CRFD, RA, RB } }, 2386 { "efststgt", VX(4, 732), VX_MASK, PPCEFS, { CRFD, RA, RB } }, 2387 { "efststlt", VX(4, 733), VX_MASK, PPCEFS, { CRFD, RA, RB } }, 2388 { "efststeq", VX(4, 734), VX_MASK, PPCEFS, { CRFD, RA, RB } }, 2389 { "efscfui", VX(4, 720), VX_MASK, PPCEFS, { RS, RB } }, 2390 { "efsctuiz", VX(4, 728), VX_MASK, PPCEFS, { RS, RB } }, 2391 { "efscfsi", VX(4, 721), VX_MASK, PPCEFS, { RS, RB } }, 2392 { "efscfuf", VX(4, 722), VX_MASK, PPCEFS, { RS, RB } }, 2393 { "efscfsf", VX(4, 723), VX_MASK, PPCEFS, { RS, RB } }, 2394 { "efsctui", VX(4, 724), VX_MASK, PPCEFS, { RS, RB } }, 2395 { "efsctsi", VX(4, 725), VX_MASK, PPCEFS, { RS, RB } }, 2396 { "efsctsiz", VX(4, 730), VX_MASK, PPCEFS, { RS, RB } }, 2397 { "efsctuf", VX(4, 726), VX_MASK, PPCEFS, { RS, RB } }, 2398 { "efsctsf", VX(4, 727), VX_MASK, PPCEFS, { RS, RB } }, 1909 #define PPCEFS global() macro
|