Searched refs:MIPSInst_RS (Results 1 – 3 of 3) sorted by relevance
83 (s32)regs->regs[MIPSInst_RS(ir)] + in mipsr6_emul()92 (s64)regs->regs[MIPSInst_RS(ir)] + in mipsr6_emul()106 regs->regs[MIPSInst_RS(ir)] | in mipsr6_emul()110 if (MIPSInst_RS(ir)) in mipsr6_emul()119 if (MIPSInst_RS(ir)) in mipsr6_emul()133 (s32)((u32)regs->regs[MIPSInst_RS(ir)] + in mipsr6_emul()142 (s32)((u32)regs->regs[MIPSInst_RS(ir)] - in mipsr6_emul()146 if (config_enabled(CONFIG_32BIT) || MIPSInst_RS(ir)) in mipsr6_emul()155 if (config_enabled(CONFIG_32BIT) || MIPSInst_RS(ir)) in mipsr6_emul()169 (u64)regs->regs[MIPSInst_RS(ir)] + in mipsr6_emul()[all …]
29 #define MIPSInst_RS(x) ((MIPSInst(x) & 0x03e00000) >> I_RS_SFT) macro
1052 dva = (u64 __user *) (xcp->regs[MIPSInst_RS(ir)] + in cop1Emulate()1070 dva = (u64 __user *) (xcp->regs[MIPSInst_RS(ir)] + in cop1Emulate()1087 wva = (u32 __user *) (xcp->regs[MIPSInst_RS(ir)] + in cop1Emulate()1104 wva = (u32 __user *) (xcp->regs[MIPSInst_RS(ir)] + in cop1Emulate()1121 switch (MIPSInst_RS(ir)) { in cop1Emulate()1192 switch (MIPSInst_RS(ir)) { in cop1Emulate()1343 if (!(MIPSInst_RS(ir) & 0x10)) in cop1Emulate()1370 xcp->regs[MIPSInst_RS(ir)]; in cop1Emulate()