Searched refs:IO_IRQ_BASE (Results 1 – 4 of 4) sorted by relevance
30 #define IO_IRQ_BASE 0x000 macro97 zevio_init_irq_base(zevio_irq_io + IO_IRQ_BASE); in zevio_of_init()114 gc->chip_types[0].regs.mask = IO_IRQ_BASE + IO_ENABLE; in zevio_of_init()115 gc->chip_types[0].regs.enable = IO_IRQ_BASE + IO_ENABLE; in zevio_of_init()116 gc->chip_types[0].regs.disable = IO_IRQ_BASE + IO_DISABLE; in zevio_of_init()117 gc->chip_types[0].regs.ack = IO_IRQ_BASE + IO_RESET; in zevio_of_init()
66 #define IO_IRQ_BASE 8 /* first IRQ assigned to I/O ASIC */ macro69 #define IO_IRQ_NR(n) ((n) + IO_IRQ_BASE)
235 li a0,IO_IRQ_BASE244 li a0,IO_IRQ_BASE+IO_INR_DMA
514 init_ioasic_irqs(IO_IRQ_BASE); in dec_init_kn02ba()611 init_ioasic_irqs(IO_IRQ_BASE); in dec_init_kn02ca()712 init_ioasic_irqs(IO_IRQ_BASE); in dec_init_kn03()