Searched refs:DPIO_PCS_TX_LANE1_RESET (Results 1 – 3 of 3) sorted by relevance
1341 DPIO_PCS_TX_LANE1_RESET); in vlv_hdmi_pre_pll_enable()1463 val &= ~(DPIO_PCS_TX_LANE2_RESET | DPIO_PCS_TX_LANE1_RESET); in chv_hdmi_post_disable()1467 val &= ~(DPIO_PCS_TX_LANE2_RESET | DPIO_PCS_TX_LANE1_RESET); in chv_hdmi_post_disable()1509 val |= (DPIO_PCS_TX_LANE2_RESET | DPIO_PCS_TX_LANE1_RESET); in chv_hdmi_pre_enable()1513 val |= (DPIO_PCS_TX_LANE2_RESET | DPIO_PCS_TX_LANE1_RESET); in chv_hdmi_pre_enable()
2362 val &= ~(DPIO_PCS_TX_LANE2_RESET | DPIO_PCS_TX_LANE1_RESET); in chv_post_disable_dp()2366 val &= ~(DPIO_PCS_TX_LANE2_RESET | DPIO_PCS_TX_LANE1_RESET); in chv_post_disable_dp()2697 DPIO_PCS_TX_LANE1_RESET); in vlv_dp_pre_pll_enable()2745 val |= (DPIO_PCS_TX_LANE2_RESET | DPIO_PCS_TX_LANE1_RESET); in chv_pre_enable_dp()2749 val |= (DPIO_PCS_TX_LANE2_RESET | DPIO_PCS_TX_LANE1_RESET); in chv_pre_enable_dp()
875 #define DPIO_PCS_TX_LANE1_RESET (1<<7) macro