Lines Matching refs:MLX4_MAX_PORTS
81 MLX4_MAX_PORTS = 2, enumerator
496 u32 gid_phys_table_len[MLX4_MAX_PORTS + 1];
497 u32 pkey_phys_table_len[MLX4_MAX_PORTS + 1];
508 int vl_cap[MLX4_MAX_PORTS + 1];
509 int ib_mtu_cap[MLX4_MAX_PORTS + 1];
510 __be32 ib_port_def_cap[MLX4_MAX_PORTS + 1];
511 u64 def_mac[MLX4_MAX_PORTS + 1];
512 int eth_mtu_cap[MLX4_MAX_PORTS + 1];
513 int gid_table_len[MLX4_MAX_PORTS + 1];
514 int pkey_table_len[MLX4_MAX_PORTS + 1];
515 int trans_type[MLX4_MAX_PORTS + 1];
516 int vendor_oui[MLX4_MAX_PORTS + 1];
517 int wavelength[MLX4_MAX_PORTS + 1];
518 u64 trans_code[MLX4_MAX_PORTS + 1];
574 u8 port_width_cap[MLX4_MAX_PORTS + 1];
582 enum mlx4_port_type port_type[MLX4_MAX_PORTS + 1];
583 u8 supported_type[MLX4_MAX_PORTS + 1];
584 u8 suggested_type[MLX4_MAX_PORTS + 1];
585 u8 default_sense[MLX4_MAX_PORTS + 1];
586 u32 port_mask[MLX4_MAX_PORTS + 1];
587 enum mlx4_port_type possible_type[MLX4_MAX_PORTS + 1];
589 u8 port_ib_mtu[MLX4_MAX_PORTS + 1];
597 u64 phys_port_id[MLX4_MAX_PORTS + 1];
599 u8 rx_checksum_flags_port[MLX4_MAX_PORTS + 1];
600 u8 phv_bit[MLX4_MAX_PORTS + 1];
828 int nvfs[MLX4_MAX_PORTS + 1];
830 enum mlx4_port_type curr_port_type[MLX4_MAX_PORTS + 1];
831 enum mlx4_port_type curr_port_poss_type[MLX4_MAX_PORTS + 1];
853 u64 regid_promisc_array[MLX4_MAX_PORTS + 1];
854 u64 regid_allmulti_array[MLX4_MAX_PORTS + 1];
1430 DECLARE_BITMAP(ports, MLX4_MAX_PORTS);