Lines Matching refs:u64
78 static inline u64 dmar_readq(void __iomem *addr) in dmar_readq()
83 return (((u64) hi) << 32) + lo; in dmar_readq()
86 static inline void dmar_writeq(void __iomem *addr, u64 val) in dmar_writeq()
153 #define DMA_TLB_GLOBAL_FLUSH (((u64)1) << 60)
154 #define DMA_TLB_DSI_FLUSH (((u64)2) << 60)
155 #define DMA_TLB_PSI_FLUSH (((u64)3) << 60)
158 #define DMA_TLB_READ_DRAIN (((u64)1) << 49)
159 #define DMA_TLB_WRITE_DRAIN (((u64)1) << 48)
160 #define DMA_TLB_DID(id) (((u64)((id) & 0xffff)) << 32)
161 #define DMA_TLB_IVT (((u64)1) << 63)
162 #define DMA_TLB_IH_NONLEAF (((u64)1) << 6)
167 #define DMA_ID_TLB_GLOBAL_FLUSH (((u64)1) << 3)
168 #define DMA_ID_TLB_DSI_FLUSH (((u64)2) << 3)
169 #define DMA_ID_TLB_PSI_FLUSH (((u64)3) << 3)
170 #define DMA_ID_TLB_READ_DRAIN (((u64)1) << 7)
171 #define DMA_ID_TLB_WRITE_DRAIN (((u64)1) << 6)
172 #define DMA_ID_TLB_DID(id) (((u64)((id & 0xffff) << 16)))
173 #define DMA_ID_TLB_IH_NONLEAF (((u64)1) << 6)
204 #define DMA_RTADDR_RTT (((u64)1) << 11)
207 #define DMA_CCMD_ICC (((u64)1) << 63)
208 #define DMA_CCMD_GLOBAL_INVL (((u64)1) << 61)
209 #define DMA_CCMD_DOMAIN_INVL (((u64)2) << 61)
210 #define DMA_CCMD_DEVICE_INVL (((u64)3) << 61)
211 #define DMA_CCMD_FM(m) (((u64)((m) & 0x3)) << 32)
216 #define DMA_CCMD_SID(s) (((u64)((s) & 0xffff)) << 16)
217 #define DMA_CCMD_DID(d) ((u64)((d) & 0xffff))
236 #define dma_frcd_page_addr(d) (d & (((u64)-1) << PAGE_SHIFT))
274 #define QI_IEC_SELECTIVE (((u64)1) << 4)
275 #define QI_IEC_IIDEX(idx) (((u64)(idx & 0xffff) << 32))
276 #define QI_IEC_IM(m) (((u64)(m & 0x1f) << 27))
278 #define QI_IWD_STATUS_DATA(d) (((u64)d) << 32)
279 #define QI_IWD_STATUS_WRITE (((u64)1) << 5)
281 #define QI_IOTLB_DID(did) (((u64)did) << 16)
282 #define QI_IOTLB_DR(dr) (((u64)dr) << 7)
283 #define QI_IOTLB_DW(dw) (((u64)dw) << 6)
284 #define QI_IOTLB_GRAN(gran) (((u64)gran) >> (DMA_TLB_FLUSH_GRANU_OFFSET-4))
285 #define QI_IOTLB_ADDR(addr) (((u64)addr) & VTD_PAGE_MASK)
286 #define QI_IOTLB_IH(ih) (((u64)ih) << 6)
289 #define QI_CC_FM(fm) (((u64)fm) << 48)
290 #define QI_CC_SID(sid) (((u64)sid) << 32)
291 #define QI_CC_DID(did) (((u64)did) << 16)
292 #define QI_CC_GRAN(gran) (((u64)gran) >> (DMA_CCMD_INVL_GRANU_OFFSET-4))
294 #define QI_DEV_IOTLB_SID(sid) ((u64)((sid) & 0xffff) << 32)
296 #define QI_DEV_IOTLB_ADDR(addr) ((u64)(addr) & VTD_PAGE_MASK)
300 #define QI_PC_PASID(pasid) (((u64)pasid) << 32)
301 #define QI_PC_DID(did) (((u64)did) << 16)
302 #define QI_PC_GRAN(gran) (((u64)gran) << 4)
307 #define QI_EIOTLB_ADDR(addr) ((u64)(addr) & VTD_PAGE_MASK)
308 #define QI_EIOTLB_GL(gl) (((u64)gl) << 7)
309 #define QI_EIOTLB_IH(ih) (((u64)ih) << 6)
310 #define QI_EIOTLB_AM(am) (((u64)am))
311 #define QI_EIOTLB_PASID(pasid) (((u64)pasid) << 32)
312 #define QI_EIOTLB_DID(did) (((u64)did) << 16)
313 #define QI_EIOTLB_GRAN(gran) (((u64)gran) << 4)
315 #define QI_DEV_EIOTLB_ADDR(a) ((u64)(a) & VTD_PAGE_MASK)
316 #define QI_DEV_EIOTLB_SIZE (((u64)1) << 11)
317 #define QI_DEV_EIOTLB_GLOB(g) ((u64)g)
318 #define QI_DEV_EIOTLB_PASID(p) (((u64)p) << 32)
319 #define QI_DEV_EIOTLB_SID(sid) ((u64)((sid) & 0xffff) << 32)
323 #define QI_PGRP_IDX(idx) (((u64)(idx)) << 55)
324 #define QI_PGRP_PRIV(priv) (((u64)(priv)) << 32)
325 #define QI_PGRP_RESP_CODE(res) ((u64)(res))
326 #define QI_PGRP_PASID(pasid) (((u64)(pasid)) << 32)
327 #define QI_PGRP_DID(did) (((u64)(did)) << 16)
328 #define QI_PGRP_PASID_P(p) (((u64)(p)) << 4)
330 #define QI_PSTRM_ADDR(addr) (((u64)(addr)) & VTD_PAGE_MASK)
331 #define QI_PSTRM_DEVFN(devfn) (((u64)(devfn)) << 4)
332 #define QI_PSTRM_RESP_CODE(res) ((u64)(res))
333 #define QI_PSTRM_IDX(idx) (((u64)(idx)) << 55)
334 #define QI_PSTRM_PRIV(priv) (((u64)(priv)) << 32)
335 #define QI_PSTRM_BUS(bus) (((u64)(bus)) << 24)
336 #define QI_PSTRM_PASID(pasid) (((u64)(pasid)) << 4)
348 u64 low, high;
378 u8 fm, u64 type);
379 void (*flush_iotlb)(struct intel_iommu *iommu, u16 did, u64 addr,
380 unsigned int size_order, u64 type);
400 u64 reg_phys; /* physical address of hw register set */
401 u64 reg_size; /* size of hw register set */
402 u64 cap;
403 u64 ecap;
462 u8 fm, u64 type);
463 extern void qi_flush_iotlb(struct intel_iommu *iommu, u16 did, u64 addr,
464 unsigned int size_order, u64 type);
466 u64 addr, unsigned mask);