274 	svga_wseq_mask(par->state.vgabase, 0x40, 0x02, 0x02);  in vt8623_set_pixclock()
275 	svga_wseq_mask(par->state.vgabase, 0x40, 0x00, 0x02);  in vt8623_set_pixclock()
420 	svga_wseq_mask(par->state.vgabase, 0x10, 0x01, 0x01);  in vt8623fb_set_par()
425 	svga_wseq_mask(par->state.vgabase, 0x01, 0x20, 0x20);  in vt8623fb_set_par()
449 	svga_wseq_mask(par->state.vgabase, 0x1E, 0xF0, 0xF0); // DI/DVP bus  in vt8623fb_set_par()
450 	svga_wseq_mask(par->state.vgabase, 0x2A, 0x0F, 0x0F); // DI/DVP bus  in vt8623fb_set_par()
451 	svga_wseq_mask(par->state.vgabase, 0x16, 0x08, 0xBF); // FIFO read threshold  in vt8623fb_set_par()
454 	svga_wseq_mask(par->state.vgabase, 0x1A, 0x08, 0x08); // enable MMIO ?  in vt8623fb_set_par()
471 		svga_wseq_mask(par->state.vgabase, 0x15, 0x00, 0xFE);  in vt8623fb_set_par()
477 		svga_wseq_mask(par->state.vgabase, 0x15, 0x20, 0xFE);  in vt8623fb_set_par()
482 		svga_wseq_mask(par->state.vgabase, 0x15, 0x00, 0xFE);  in vt8623fb_set_par()
487 		svga_wseq_mask(par->state.vgabase, 0x15, 0x22, 0xFE);  in vt8623fb_set_par()
491 		svga_wseq_mask(par->state.vgabase, 0x15, 0xB6, 0xFE);  in vt8623fb_set_par()
495 		svga_wseq_mask(par->state.vgabase, 0x15, 0xAE, 0xFE);  in vt8623fb_set_par()
512 	svga_wseq_mask(par->state.vgabase, 0x01, 0x00, 0x20);  in vt8623fb_set_par()
581 		svga_wseq_mask(par->state.vgabase, 0x01, 0x00, 0x20);  in vt8623fb_blank()
586 		svga_wseq_mask(par->state.vgabase, 0x01, 0x20, 0x20);  in vt8623fb_blank()
591 		svga_wseq_mask(par->state.vgabase, 0x01, 0x20, 0x20);  in vt8623fb_blank()
596 		svga_wseq_mask(par->state.vgabase, 0x01, 0x20, 0x20);  in vt8623fb_blank()
601 		svga_wseq_mask(par->state.vgabase, 0x01, 0x20, 0x20);  in vt8623fb_blank()