Lines Matching refs:UDC_BASE
12 #define UDC_REV (UDC_BASE + 0x0) /* Revision */
13 #define UDC_EP_NUM (UDC_BASE + 0x4) /* Which endpoint */
18 #define UDC_DATA (UDC_BASE + 0x08) /* Endpoint FIFO */
19 #define UDC_CTRL (UDC_BASE + 0x0C) /* Endpoint control */
26 #define UDC_STAT_FLG (UDC_BASE + 0x10) /* Endpoint status */
40 #define UDC_RXFSTAT (UDC_BASE + 0x14) /* OUT bytecount */
41 #define UDC_SYSCON1 (UDC_BASE + 0x18) /* System config 1 */
50 #define UDC_SYSCON2 (UDC_BASE + 0x1C) /* System config 2 */
55 #define UDC_DEVSTAT (UDC_BASE + 0x20) /* Device status */
66 #define UDC_SOF (UDC_BASE + 0x24) /* Start of frame */
70 #define UDC_IRQ_EN (UDC_BASE + 0x28) /* Interrupt enable */
76 #define UDC_DMA_IRQ_EN (UDC_BASE + 0x2C) /* DMA irq enable */
81 #define UDC_IRQ_SRC (UDC_BASE + 0x30) /* Interrupt source */
93 #define UDC_EPN_STAT (UDC_BASE + 0x34) /* EP irq status */
94 #define UDC_DMAN_STAT (UDC_BASE + 0x38) /* DMA irq status */
101 #define UDC_RXDMA_CFG (UDC_BASE + 0x40) /* 3 eps for RX DMA */
103 #define UDC_TXDMA_CFG (UDC_BASE + 0x44) /* 3 eps for TX DMA */
104 #define UDC_DATA_DMA (UDC_BASE + 0x48) /* rx/tx fifo addr */
107 #define UDC_TXDMA(chan) (UDC_BASE + 0x50 - 4 + 4 * (chan))
111 #define UDC_RXDMA(chan) (UDC_BASE + 0x60 - 4 + 4 * (chan))
120 #define UDC_EP_RX(endpoint) (UDC_BASE + 0x80 + (endpoint)*4)
126 #define UDC_EP_TX(endpoint) (UDC_BASE + 0xc0 + (endpoint)*4)