866 static inline void gpio_mask_writel(struct pistachio_gpio_bank *bank,  in gpio_mask_writel()  function
879 	gpio_mask_writel(bank, GPIO_BIT_EN, offset, 1);  in gpio_enable()
885 	gpio_mask_writel(bank, GPIO_BIT_EN, offset, 0);  in gpio_disable()
1199 	gpio_mask_writel(bank, GPIO_OUTPUT, offset, !!value);  in pistachio_gpio_set()
1207 	gpio_mask_writel(bank, GPIO_OUTPUT_EN, offset, 0);  in pistachio_gpio_direction_input()
1219 	gpio_mask_writel(bank, GPIO_OUTPUT_EN, offset, 1);  in pistachio_gpio_direction_output()
1229 	gpio_mask_writel(bank, GPIO_INTERRUPT_STATUS, data->hwirq, 0);  in pistachio_gpio_irq_ack()
1236 	gpio_mask_writel(bank, GPIO_INTERRUPT_EN, data->hwirq, 0);  in pistachio_gpio_irq_mask()
1243 	gpio_mask_writel(bank, GPIO_INTERRUPT_EN, data->hwirq, 1);  in pistachio_gpio_irq_unmask()
1262 		gpio_mask_writel(bank, GPIO_INPUT_POLARITY, data->hwirq, 1);  in pistachio_gpio_irq_set_type()
1263 		gpio_mask_writel(bank, GPIO_INTERRUPT_TYPE, data->hwirq,  in pistachio_gpio_irq_set_type()
1265 		gpio_mask_writel(bank, GPIO_INTERRUPT_EDGE, data->hwirq,  in pistachio_gpio_irq_set_type()
1269 		gpio_mask_writel(bank, GPIO_INPUT_POLARITY, data->hwirq, 0);  in pistachio_gpio_irq_set_type()
1270 		gpio_mask_writel(bank, GPIO_INTERRUPT_TYPE, data->hwirq,  in pistachio_gpio_irq_set_type()
1272 		gpio_mask_writel(bank, GPIO_INTERRUPT_EDGE, data->hwirq,  in pistachio_gpio_irq_set_type()
1276 		gpio_mask_writel(bank, GPIO_INTERRUPT_TYPE, data->hwirq,  in pistachio_gpio_irq_set_type()
1278 		gpio_mask_writel(bank, GPIO_INTERRUPT_EDGE, data->hwirq,  in pistachio_gpio_irq_set_type()
1282 		gpio_mask_writel(bank, GPIO_INPUT_POLARITY, data->hwirq, 1);  in pistachio_gpio_irq_set_type()
1283 		gpio_mask_writel(bank, GPIO_INTERRUPT_TYPE, data->hwirq,  in pistachio_gpio_irq_set_type()
1287 		gpio_mask_writel(bank, GPIO_INPUT_POLARITY, data->hwirq, 0);  in pistachio_gpio_irq_set_type()
1288 		gpio_mask_writel(bank, GPIO_INTERRUPT_TYPE, data->hwirq,  in pistachio_gpio_irq_set_type()