120 static inline void dw_pcie_writel_rc(struct pcie_port *pp, u32 val, u32 reg)  in dw_pcie_writel_rc()  function
157 	dw_pcie_writel_rc(pp, PCIE_ATU_REGION_OUTBOUND | index,  in dw_pcie_prog_outbound_atu()
159 	dw_pcie_writel_rc(pp, lower_32_bits(cpu_addr), PCIE_ATU_LOWER_BASE);  in dw_pcie_prog_outbound_atu()
160 	dw_pcie_writel_rc(pp, upper_32_bits(cpu_addr), PCIE_ATU_UPPER_BASE);  in dw_pcie_prog_outbound_atu()
161 	dw_pcie_writel_rc(pp, lower_32_bits(cpu_addr + size - 1),  in dw_pcie_prog_outbound_atu()
163 	dw_pcie_writel_rc(pp, lower_32_bits(pci_addr), PCIE_ATU_LOWER_TARGET);  in dw_pcie_prog_outbound_atu()
164 	dw_pcie_writel_rc(pp, upper_32_bits(pci_addr), PCIE_ATU_UPPER_TARGET);  in dw_pcie_prog_outbound_atu()
165 	dw_pcie_writel_rc(pp, type, PCIE_ATU_CR1);  in dw_pcie_prog_outbound_atu()
166 	dw_pcie_writel_rc(pp, PCIE_ATU_ENABLE, PCIE_ATU_CR2);  in dw_pcie_prog_outbound_atu()
734 	dw_pcie_writel_rc(pp, val, PCIE_PORT_LINK_CONTROL);  in dw_pcie_setup_rc()
753 	dw_pcie_writel_rc(pp, val, PCIE_LINK_WIDTH_SPEED_CONTROL);  in dw_pcie_setup_rc()
756 	dw_pcie_writel_rc(pp, 0x00000004, PCI_BASE_ADDRESS_0);  in dw_pcie_setup_rc()
757 	dw_pcie_writel_rc(pp, 0x00000000, PCI_BASE_ADDRESS_1);  in dw_pcie_setup_rc()
763 	dw_pcie_writel_rc(pp, val, PCI_INTERRUPT_LINE);  in dw_pcie_setup_rc()
769 	dw_pcie_writel_rc(pp, val, PCI_PRIMARY_BUS);  in dw_pcie_setup_rc()
775 	dw_pcie_writel_rc(pp, val, PCI_MEMORY_BASE);  in dw_pcie_setup_rc()
782 	dw_pcie_writel_rc(pp, val, PCI_COMMAND);  in dw_pcie_setup_rc()