Lines Matching refs:CMD_STATUS
34 #define CMD_STATUS 0x004 macro
291 writel(DBI_CS2_EN_VAL | readl(reg_virt + CMD_STATUS), in ks_dw_pcie_set_dbi_mode()
292 reg_virt + CMD_STATUS); in ks_dw_pcie_set_dbi_mode()
295 val = readl(reg_virt + CMD_STATUS); in ks_dw_pcie_set_dbi_mode()
309 writel(~DBI_CS2_EN_VAL & readl(reg_virt + CMD_STATUS), in ks_dw_pcie_clear_dbi_mode()
310 reg_virt + CMD_STATUS); in ks_dw_pcie_clear_dbi_mode()
313 val = readl(reg_virt + CMD_STATUS); in ks_dw_pcie_clear_dbi_mode()
342 writel(OB_XLAT_EN_VAL | readl(ks_pcie->va_app_base + CMD_STATUS), in ks_dw_pcie_setup_rc_app_regs()
343 ks_pcie->va_app_base + CMD_STATUS); in ks_dw_pcie_setup_rc_app_regs()
451 val = readl(ks_pcie->va_app_base + CMD_STATUS); in ks_dw_pcie_initiate_link_train()
453 writel(LTSSM_EN_VAL | val, ks_pcie->va_app_base + CMD_STATUS); in ks_dw_pcie_initiate_link_train()
456 val = readl(ks_pcie->va_app_base + CMD_STATUS); in ks_dw_pcie_initiate_link_train()
457 writel(LTSSM_EN_VAL | val, ks_pcie->va_app_base + CMD_STATUS); in ks_dw_pcie_initiate_link_train()