279 	iwl_set_bit(trans, CSR_GP_CNTRL, CSR_GP_CNTRL_REG_FLAG_INIT_DONE);  in iwl_pcie_apm_init()
286 	ret = iwl_poll_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_init()
358 	__iwl_trans_pcie_set_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_lp_xtal_enable()
370 	iwl_set_bit(trans, CSR_GP_CNTRL, CSR_GP_CNTRL_REG_FLAG_INIT_DONE);  in iwl_pcie_apm_lp_xtal_enable()
376 	ret = iwl_poll_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_lp_xtal_enable()
383 		__iwl_trans_pcie_clear_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_lp_xtal_enable()
435 	iwl_clear_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_lp_xtal_enable()
443 	__iwl_trans_pcie_clear_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_lp_xtal_enable()
515 	iwl_clear_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_stop()
1143 	iwl_clear_bit(trans, CSR_GP_CNTRL,  in _iwl_trans_pcie_stop_device()
1244 	iwl_clear_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_d3_suspend()
1246 	iwl_clear_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_d3_suspend()
1281 	iwl_set_bit(trans, CSR_GP_CNTRL, CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);  in iwl_trans_pcie_d3_resume()
1282 	iwl_set_bit(trans, CSR_GP_CNTRL, CSR_GP_CNTRL_REG_FLAG_INIT_DONE);  in iwl_trans_pcie_d3_resume()
1287 	ret = iwl_poll_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_d3_resume()
1299 		iwl_clear_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_d3_resume()
1518 	__iwl_trans_pcie_set_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_grab_nic_access()
1542 	ret = iwl_poll_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_grab_nic_access()
1549 			u32 val = iwl_read32(trans, CSR_GP_CNTRL);  in iwl_trans_pcie_grab_nic_access()
1583 	__iwl_trans_pcie_clear_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_release_nic_access()
1831 	IWL_CMD(CSR_GP_CNTRL);  in get_csr_string()
1865 		CSR_GP_CNTRL,  in iwl_pcie_dump_csr()
2771 		iwl_set_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_alloc()
2775 		ret = iwl_poll_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_alloc()