Lines Matching refs:u32

91 	u32 total;
92 	u32 rxok;
93 	u32 rxlp;
94 	u32 rxhp;
95 	u32 rxeol;
96 	u32 rxorn;
97 	u32 txok;
98 	u32 txeol;
99 	u32 txurn;
100 	u32 mib;
101 	u32 rxphyerr;
102 	u32 rx_keycache_miss;
103 	u32 swba;
104 	u32 bmiss;
105 	u32 bnr;
106 	u32 cst;
107 	u32 gtt;
108 	u32 tim;
109 	u32 cabend;
110 	u32 dtimsync;
111 	u32 dtim;
112 	u32 bb_watchdog;
113 	u32 tsfoor;
114 	u32 mci;
115 	u32 gen_timer;
118 	u32 sync_cause_all;
119 	u32 sync_rtc_irq;
120 	u32 sync_mac_irq;
121 	u32 eeprom_illegal_access;
122 	u32 apb_timeout;
123 	u32 pci_mode_conflict;
124 	u32 host1_fatal;
125 	u32 host1_perr;
126 	u32 trcv_fifo_perr;
127 	u32 radm_cpl_ep;
128 	u32 radm_cpl_dllp_abort;
129 	u32 radm_cpl_tlp_abort;
130 	u32 radm_cpl_ecrc_err;
131 	u32 radm_cpl_timeout;
132 	u32 local_timeout;
133 	u32 pm_access;
134 	u32 mac_awake;
135 	u32 mac_asleep;
136 	u32 mac_sleep_access;
170 	u32 tx_pkts_all;
171 	u32 tx_bytes_all;
172 	u32 queued;
173 	u32 completed;
174 	u32 xretries;
175 	u32 a_aggr;
176 	u32 a_queued_hw;
177 	u32 a_queued_sw;
178 	u32 a_completed;
179 	u32 a_retries;
180 	u32 a_xretries;
181 	u32 txerr_filtered;
182 	u32 fifo_underrun;
183 	u32 xtxop;
184 	u32 timer_exp;
185 	u32 desc_cfg_err;
186 	u32 data_underrun;
187 	u32 delim_underrun;
188 	u32 puttxbuf;
189 	u32 txstart;
190 	u32 txprocdesc;
191 	u32 txfailed;
210 		u32 ht20_cnt;
211 		u32 ht40_cnt;
212 		u32 sgi_cnt;
213 		u32 lgi_cnt;
217 		u32 ofdm_cnt;
221 		u32 cck_lp_cnt;
222 		u32 cck_sp_cnt;
230 	u32 recv_cnt;
231 	u32 rssi_avg;
232 	u32 lna_recv_cnt[4];
233 	u32 lna_attempt_cnt[4];
242 	u32 reset[__RESET_TYPE_MAX];
247 	u32 regidx;
266 			  u32 sset, u8 *data);
274 void ath9k_debug_sync_cause(struct ath_softc *sc, u32 sync_cause);
309 ath9k_debug_sync_cause(struct ath_softc *sc, u32 sync_cause)  in ath9k_debug_sync_cause()