Lines Matching refs:reg_offset
127 { .reg_offset = 0, .mask = MUIC_IRQ_INT1_ADC, },
128 { .reg_offset = 0, .mask = MUIC_IRQ_INT1_ADC_LOW, },
129 { .reg_offset = 0, .mask = MUIC_IRQ_INT1_ADC_ERR, },
130 { .reg_offset = 0, .mask = MUIC_IRQ_INT1_ADC1K, },
132 { .reg_offset = 1, .mask = MUIC_IRQ_INT2_CHGTYP, },
133 { .reg_offset = 1, .mask = MUIC_IRQ_INT2_CHGDETREUN, },
134 { .reg_offset = 1, .mask = MUIC_IRQ_INT2_DCDTMR, },
135 { .reg_offset = 1, .mask = MUIC_IRQ_INT2_DXOVP, },
136 { .reg_offset = 1, .mask = MUIC_IRQ_INT2_VBVOLT, },
137 { .reg_offset = 1, .mask = MUIC_IRQ_INT2_VIDRM, },
139 { .reg_offset = 2, .mask = MUIC_IRQ_INT3_EOC, },
140 { .reg_offset = 2, .mask = MUIC_IRQ_INT3_CGMBC, },
141 { .reg_offset = 2, .mask = MUIC_IRQ_INT3_OVP, },
142 { .reg_offset = 2, .mask = MUIC_IRQ_INT3_MBCCHG_ERR, },
143 { .reg_offset = 2, .mask = MUIC_IRQ_INT3_CHG_ENABLED, },
144 { .reg_offset = 2, .mask = MUIC_IRQ_INT3_BAT_DET, },