Lines Matching refs:nas_gpio_io_base
115 static u32 nas_gpio_io_base; variable
183 gpio_out = inl(nas_gpio_io_base + port); in __nasgpio_led_set_attr()
189 outl(gpio_out, nas_gpio_io_base + port); in __nasgpio_led_set_attr()
206 gpio_in = inl(nas_gpio_io_base + port); in nasgpio_led_get_attr()
281 config_data = inl(nas_gpio_io_base + GPIO_USE_SEL); in ich7_gpio_init()
284 outl(config_data, nas_gpio_io_base + GPIO_USE_SEL); in ich7_gpio_init()
285 config_data = inl(nas_gpio_io_base + GPIO_USE_SEL); in ich7_gpio_init()
294 config_data = inl(nas_gpio_io_base + GP_IO_SEL); in ich7_gpio_init()
299 outl(config_data, nas_gpio_io_base + GP_IO_SEL); in ich7_gpio_init()
300 config_data = inl(nas_gpio_io_base + GP_IO_SEL); in ich7_gpio_init()
307 config_data = inl(nas_gpio_io_base + GP_LVL); in ich7_gpio_init()
313 config_data = inl(nas_gpio_io_base + GPO_BLINK); in ich7_gpio_init()
319 config_data = inl(nas_gpio_io_base + GPI_INV); in ich7_gpio_init()
334 release_region(nas_gpio_io_base, ICH7_GPIO_SIZE); in ich7_lpc_cleanup()
370 status = pci_read_config_dword(dev, GPIO_BASE, &nas_gpio_io_base); in ich7_lpc_probe()
375 dev_dbg(&dev->dev, ": GPIOBASE = 0x%08x\n", nas_gpio_io_base); in ich7_lpc_probe()
376 nas_gpio_io_base &= 0x00000ffc0; in ich7_lpc_probe()
381 gp_gpio_resource = request_region(nas_gpio_io_base, ICH7_GPIO_SIZE, in ich7_lpc_probe()