305 	memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,  in iommu_set_exclusion_range()
309 	memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,  in iommu_set_exclusion_range()
318 	BUG_ON(iommu->mmio_base == NULL);  in iommu_set_device_table()
322 	memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,  in iommu_set_device_table()
331 	ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);  in iommu_feature_enable()
333 	writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);  in iommu_feature_enable()
340 	ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);  in iommu_feature_disable()
342 	writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);  in iommu_feature_disable()
349 	ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);  in iommu_set_inv_tlb_timeout()
352 	writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);  in iommu_set_inv_tlb_timeout()
392 	if (iommu->mmio_base)  in iommu_unmap_mmio_space()
393 		iounmap(iommu->mmio_base);  in iommu_unmap_mmio_space()
521 	writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);  in amd_iommu_reset_cmd_buffer()
522 	writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);  in amd_iommu_reset_cmd_buffer()
540 	memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,  in iommu_enable_command_buffer()
568 	memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,  in iommu_enable_event_buffer()
572 	writel(0x00, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);  in iommu_enable_event_buffer()
573 	writel(0x00, iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);  in iommu_enable_event_buffer()
601 	memcpy_toio(iommu->mmio_base + MMIO_PPR_LOG_OFFSET,  in iommu_enable_ppr_log()
605 	writel(0x00, iommu->mmio_base + MMIO_PPR_HEAD_OFFSET);  in iommu_enable_ppr_log()
606 	writel(0x00, iommu->mmio_base + MMIO_PPR_TAIL_OFFSET);  in iommu_enable_ppr_log()
1090 	iommu->mmio_base = iommu_map_mmio_space(iommu->mmio_phys,  in init_iommu_one()
1092 	if (!iommu->mmio_base)  in init_iommu_one()
1187 	val = readl(iommu->mmio_base + MMIO_CNTR_CONF_OFFSET);  in init_iommu_perf_ctr()
1250 	low  = readl(iommu->mmio_base + MMIO_EXT_FEATURES);  in iommu_init_pci()
1251 	high = readl(iommu->mmio_base + MMIO_EXT_FEATURES + 4);  in iommu_init_pci()
2340 		writel((u32)*value, iommu->mmio_base + offset);  in iommu_pc_get_set_reg_val()
2341 		writel((*value >> 32), iommu->mmio_base + offset + 4);  in iommu_pc_get_set_reg_val()
2343 		*value = readl(iommu->mmio_base + offset + 4);  in iommu_pc_get_set_reg_val()
2345 		*value = readl(iommu->mmio_base + offset);  in iommu_pc_get_set_reg_val()