1145 	struct radeon_bo *rbo;  in dce4_crtc_do_set_base()  local
1173 	rbo = gem_to_radeon_bo(obj);  in dce4_crtc_do_set_base()
1174 	r = radeon_bo_reserve(rbo, false);  in dce4_crtc_do_set_base()
1179 		fb_location = radeon_bo_gpu_offset(rbo);  in dce4_crtc_do_set_base()
1181 		r = radeon_bo_pin(rbo, RADEON_GEM_DOMAIN_VRAM, &fb_location);  in dce4_crtc_do_set_base()
1183 			radeon_bo_unreserve(rbo);  in dce4_crtc_do_set_base()
1188 	radeon_bo_get_tiling_flags(rbo, &tiling_flags, NULL);  in dce4_crtc_do_set_base()
1189 	radeon_bo_unreserve(rbo);  in dce4_crtc_do_set_base()
1438 		rbo = gem_to_radeon_bo(radeon_fb->obj);  in dce4_crtc_do_set_base()
1439 		r = radeon_bo_reserve(rbo, false);  in dce4_crtc_do_set_base()
1442 		radeon_bo_unpin(rbo);  in dce4_crtc_do_set_base()
1443 		radeon_bo_unreserve(rbo);  in dce4_crtc_do_set_base()
1461 	struct radeon_bo *rbo;  in avivo_crtc_do_set_base()  local
1486 	rbo = gem_to_radeon_bo(obj);  in avivo_crtc_do_set_base()
1487 	r = radeon_bo_reserve(rbo, false);  in avivo_crtc_do_set_base()
1495 		fb_location = radeon_bo_gpu_offset(rbo);  in avivo_crtc_do_set_base()
1497 		r = radeon_bo_pin(rbo, RADEON_GEM_DOMAIN_VRAM, &fb_location);  in avivo_crtc_do_set_base()
1499 			radeon_bo_unreserve(rbo);  in avivo_crtc_do_set_base()
1503 	radeon_bo_get_tiling_flags(rbo, &tiling_flags, NULL);  in avivo_crtc_do_set_base()
1504 	radeon_bo_unreserve(rbo);  in avivo_crtc_do_set_base()
1638 		rbo = gem_to_radeon_bo(radeon_fb->obj);  in avivo_crtc_do_set_base()
1639 		r = radeon_bo_reserve(rbo, false);  in avivo_crtc_do_set_base()
1642 		radeon_bo_unpin(rbo);  in avivo_crtc_do_set_base()
1643 		radeon_bo_unreserve(rbo);  in avivo_crtc_do_set_base()
2146 		struct radeon_bo *rbo;  in atombios_crtc_disable()  local
2149 		rbo = gem_to_radeon_bo(radeon_fb->obj);  in atombios_crtc_disable()
2150 		r = radeon_bo_reserve(rbo, false);  in atombios_crtc_disable()
2154 			radeon_bo_unpin(rbo);  in atombios_crtc_disable()
2155 			radeon_bo_unreserve(rbo);  in atombios_crtc_disable()