83 #define gsc_read(offset)		readl(ctx->regs + (offset))  macro
409 		cfg = gsc_read(GSC_SW_RESET);  in gsc_sw_reset()
421 	cfg = gsc_read(GSC_IN_BASE_ADDR_Y_MASK);  in gsc_sw_reset()
428 	cfg = gsc_read(GSC_OUT_BASE_ADDR_Y_MASK);  in gsc_sw_reset()
462 	cfg = gsc_read(GSC_IRQ);  in gsc_handle_irq()
492 	cfg = gsc_read(GSC_IN_CON);  in gsc_src_set_fmt()
565 	cfg = gsc_read(GSC_IN_CON);  in gsc_src_set_transf()
639 	cfg = gsc_read(GSC_SRCIMG_SIZE);  in gsc_src_set_size()
648 	cfg = gsc_read(GSC_IN_CON);  in gsc_src_set_size()
680 	cfg = gsc_read(GSC_IN_BASE_ADDR_Y_MASK);  in gsc_src_set_buf_seq()
766 	cfg = gsc_read(GSC_OUT_CON);  in gsc_dst_set_fmt()
836 	cfg = gsc_read(GSC_IN_CON);  in gsc_dst_set_transf()
1064 	cfg = gsc_read(GSC_DSTIMG_SIZE);  in gsc_dst_set_size()
1071 	cfg = gsc_read(GSC_OUT_CON);  in gsc_dst_set_size()
1097 	cfg = gsc_read(GSC_OUT_BASE_ADDR_Y_MASK);  in gsc_dst_get_buf_seq()
1122 	cfg = gsc_read(GSC_OUT_BASE_ADDR_Y_MASK);  in gsc_dst_set_buf_seq()
1236 	cfg = gsc_read(GSC_IN_BASE_ADDR_Y_MASK);  in gsc_get_src_buf_index()
1271 	cfg = gsc_read(GSC_OUT_BASE_ADDR_Y_MASK);  in gsc_get_dst_buf_index()
1310 	status = gsc_read(GSC_IRQ);  in gsc_irq_handler()
1551 		cfg = gsc_read(GSC_ENABLE);  in gsc_ippdrv_start()
1558 		cfg = gsc_read(GSC_IN_CON);  in gsc_ippdrv_start()
1564 		cfg = gsc_read(GSC_OUT_CON);  in gsc_ippdrv_start()
1575 		cfg = gsc_read(GSC_IN_CON);  in gsc_ippdrv_start()
1581 		cfg = gsc_read(GSC_OUT_CON);  in gsc_ippdrv_start()
1587 		cfg = gsc_read(GSC_IN_CON);  in gsc_ippdrv_start()
1593 		cfg = gsc_read(GSC_OUT_CON);  in gsc_ippdrv_start()
1613 	cfg = gsc_read(GSC_ENABLE);  in gsc_ippdrv_start()
1649 	cfg = gsc_read(GSC_ENABLE);  in gsc_ippdrv_stop()