593 	u32 reset_mask = 0;  in vi_gpu_check_soft_reset()  local
604 		reset_mask |= AMDGPU_RESET_GFX;  in vi_gpu_check_soft_reset()
607 		reset_mask |= AMDGPU_RESET_CP;  in vi_gpu_check_soft_reset()
612 		reset_mask |= AMDGPU_RESET_RLC;  in vi_gpu_check_soft_reset()
617 		reset_mask |= AMDGPU_RESET_CP;  in vi_gpu_check_soft_reset()
622 		reset_mask |= AMDGPU_RESET_DMA;  in vi_gpu_check_soft_reset()
625 		reset_mask |= AMDGPU_RESET_DMA1;  in vi_gpu_check_soft_reset()
631 		reset_mask |= AMDGPU_RESET_IH;  in vi_gpu_check_soft_reset()
634 		reset_mask |= AMDGPU_RESET_SEM;  in vi_gpu_check_soft_reset()
637 		reset_mask |= AMDGPU_RESET_GRBM;  in vi_gpu_check_soft_reset()
642 			reset_mask |= AMDGPU_RESET_UVD;  in vi_gpu_check_soft_reset()
646 		reset_mask |= AMDGPU_RESET_VMC;  in vi_gpu_check_soft_reset()
650 		reset_mask |= AMDGPU_RESET_MC;  in vi_gpu_check_soft_reset()
655 		reset_mask |= AMDGPU_RESET_DMA;  in vi_gpu_check_soft_reset()
661 			reset_mask |= AMDGPU_RESET_DMA1;  in vi_gpu_check_soft_reset()
668 			reset_mask |= AMDGPU_RESET_VCE;  in vi_gpu_check_soft_reset()
670 			reset_mask |= AMDGPU_RESET_VCE1;  in vi_gpu_check_soft_reset()
676 			reset_mask |= AMDGPU_RESET_DISPLAY;  in vi_gpu_check_soft_reset()
681 	if (reset_mask & AMDGPU_RESET_MC) {  in vi_gpu_check_soft_reset()
682 		DRM_DEBUG("MC busy: 0x%08X, clearing.\n", reset_mask);  in vi_gpu_check_soft_reset()
683 		reset_mask &= ~AMDGPU_RESET_MC;  in vi_gpu_check_soft_reset()
686 	return reset_mask;  in vi_gpu_check_soft_reset()
697 static void vi_gpu_soft_reset(struct amdgpu_device *adev, u32 reset_mask)  in vi_gpu_soft_reset()  argument
703 	if (reset_mask == 0)  in vi_gpu_soft_reset()
706 	dev_info(adev->dev, "GPU softreset: 0x%08X\n", reset_mask);  in vi_gpu_soft_reset()
733 	if (reset_mask & AMDGPU_RESET_DMA) {  in vi_gpu_soft_reset()
739 	if (reset_mask & AMDGPU_RESET_DMA1) {  in vi_gpu_soft_reset()
751 	if (reset_mask & (AMDGPU_RESET_GFX | AMDGPU_RESET_COMPUTE | AMDGPU_RESET_CP)) {  in vi_gpu_soft_reset()
758 	if (reset_mask & AMDGPU_RESET_CP) {  in vi_gpu_soft_reset()
765 	if (reset_mask & AMDGPU_RESET_DMA)  in vi_gpu_soft_reset()
769 	if (reset_mask & AMDGPU_RESET_DMA1)  in vi_gpu_soft_reset()
773 	if (reset_mask & AMDGPU_RESET_DISPLAY)  in vi_gpu_soft_reset()
777 	if (reset_mask & AMDGPU_RESET_RLC)  in vi_gpu_soft_reset()
781 	if (reset_mask & AMDGPU_RESET_SEM)  in vi_gpu_soft_reset()
785 	if (reset_mask & AMDGPU_RESET_IH)  in vi_gpu_soft_reset()
789 	if (reset_mask & AMDGPU_RESET_GRBM)  in vi_gpu_soft_reset()
793 	if (reset_mask & AMDGPU_RESET_VMC)  in vi_gpu_soft_reset()
797 	if (reset_mask & AMDGPU_RESET_UVD)  in vi_gpu_soft_reset()
801 	if (reset_mask & AMDGPU_RESET_VCE)  in vi_gpu_soft_reset()
805 	if (reset_mask & AMDGPU_RESET_VCE)  in vi_gpu_soft_reset()
810 		if (reset_mask & AMDGPU_RESET_MC)  in vi_gpu_soft_reset()
947 	u32 reset_mask;  in vi_asic_reset()  local
949 	reset_mask = vi_gpu_check_soft_reset(adev);  in vi_asic_reset()
951 	if (reset_mask)  in vi_asic_reset()
955 	vi_gpu_soft_reset(adev, reset_mask);  in vi_asic_reset()
957 	reset_mask = vi_gpu_check_soft_reset(adev);  in vi_asic_reset()
960 	if (reset_mask && amdgpu_hard_reset)  in vi_asic_reset()
963 	reset_mask = vi_gpu_check_soft_reset(adev);  in vi_asic_reset()
965 	if (!reset_mask)  in vi_asic_reset()