1080 	u32 reset_mask = 0;  in amdgpu_cik_gpu_check_soft_reset()  local
1091 		reset_mask |= AMDGPU_RESET_GFX;  in amdgpu_cik_gpu_check_soft_reset()
1094 		reset_mask |= AMDGPU_RESET_CP;  in amdgpu_cik_gpu_check_soft_reset()
1099 		reset_mask |= AMDGPU_RESET_RLC;  in amdgpu_cik_gpu_check_soft_reset()
1104 		reset_mask |= AMDGPU_RESET_DMA;  in amdgpu_cik_gpu_check_soft_reset()
1109 		reset_mask |= AMDGPU_RESET_DMA1;  in amdgpu_cik_gpu_check_soft_reset()
1114 		reset_mask |= AMDGPU_RESET_DMA;  in amdgpu_cik_gpu_check_soft_reset()
1117 		reset_mask |= AMDGPU_RESET_DMA1;  in amdgpu_cik_gpu_check_soft_reset()
1123 		reset_mask |= AMDGPU_RESET_IH;  in amdgpu_cik_gpu_check_soft_reset()
1126 		reset_mask |= AMDGPU_RESET_SEM;  in amdgpu_cik_gpu_check_soft_reset()
1129 		reset_mask |= AMDGPU_RESET_GRBM;  in amdgpu_cik_gpu_check_soft_reset()
1132 		reset_mask |= AMDGPU_RESET_VMC;  in amdgpu_cik_gpu_check_soft_reset()
1136 		reset_mask |= AMDGPU_RESET_MC;  in amdgpu_cik_gpu_check_soft_reset()
1139 		reset_mask |= AMDGPU_RESET_DISPLAY;  in amdgpu_cik_gpu_check_soft_reset()
1142 	if (reset_mask & AMDGPU_RESET_MC) {  in amdgpu_cik_gpu_check_soft_reset()
1143 		DRM_DEBUG("MC busy: 0x%08X, clearing.\n", reset_mask);  in amdgpu_cik_gpu_check_soft_reset()
1144 		reset_mask &= ~AMDGPU_RESET_MC;  in amdgpu_cik_gpu_check_soft_reset()
1147 	return reset_mask;  in amdgpu_cik_gpu_check_soft_reset()
1158 static void cik_gpu_soft_reset(struct amdgpu_device *adev, u32 reset_mask)  in cik_gpu_soft_reset()  argument
1164 	if (reset_mask == 0)  in cik_gpu_soft_reset()
1167 	dev_info(adev->dev, "GPU softreset: 0x%08X\n", reset_mask);  in cik_gpu_soft_reset()
1186 	if (reset_mask & AMDGPU_RESET_DMA) {  in cik_gpu_soft_reset()
1192 	if (reset_mask & AMDGPU_RESET_DMA1) {  in cik_gpu_soft_reset()
1204 	if (reset_mask & (AMDGPU_RESET_GFX | AMDGPU_RESET_COMPUTE | AMDGPU_RESET_CP))  in cik_gpu_soft_reset()
1208 	if (reset_mask & AMDGPU_RESET_CP) {  in cik_gpu_soft_reset()
1214 	if (reset_mask & AMDGPU_RESET_DMA)  in cik_gpu_soft_reset()
1217 	if (reset_mask & AMDGPU_RESET_DMA1)  in cik_gpu_soft_reset()
1220 	if (reset_mask & AMDGPU_RESET_DISPLAY)  in cik_gpu_soft_reset()
1223 	if (reset_mask & AMDGPU_RESET_RLC)  in cik_gpu_soft_reset()
1226 	if (reset_mask & AMDGPU_RESET_SEM)  in cik_gpu_soft_reset()
1229 	if (reset_mask & AMDGPU_RESET_IH)  in cik_gpu_soft_reset()
1232 	if (reset_mask & AMDGPU_RESET_GRBM)  in cik_gpu_soft_reset()
1235 	if (reset_mask & AMDGPU_RESET_VMC)  in cik_gpu_soft_reset()
1239 		if (reset_mask & AMDGPU_RESET_MC)  in cik_gpu_soft_reset()
1459 	u32 reset_mask;  in cik_asic_reset()  local
1461 	reset_mask = amdgpu_cik_gpu_check_soft_reset(adev);  in cik_asic_reset()
1463 	if (reset_mask)  in cik_asic_reset()
1467 	cik_gpu_soft_reset(adev, reset_mask);  in cik_asic_reset()
1469 	reset_mask = amdgpu_cik_gpu_check_soft_reset(adev);  in cik_asic_reset()
1472 	if (reset_mask && amdgpu_hard_reset)  in cik_asic_reset()
1475 	reset_mask = amdgpu_cik_gpu_check_soft_reset(adev);  in cik_asic_reset()
1477 	if (!reset_mask)  in cik_asic_reset()